描述一个3线-8线译码器，使能端为G1、G2A、G2B，地址选择段为A[2..0]，输出端为总线Y。 用case语句描述电路，利用真值表辅助，使用VHDL语言编写出程序。使用波形图仿真验证其功能.

3线-8线译码器是一种数字逻辑电路，其输入端有3个地址选择线A[2..0]，输出端有8个总线Y[7..0]。根据输入的地址选择信号，译码器会将对应的输出线置高电平，其他输出线则保持低电平。

在本题中，使能端为G1、G2A、G2B，其中G1为总使能端，当G1为高电平时，译码器才能工作；G2A和G2B为分别与地址线A[2]和A[1]相连的使能端，当G2A和G2B均为低电平时，Y[0]才能工作。

以下是使用case语句描述3线-8线译码器的VHDL代码：

entity decoder is
    port (A : in std_logic_vector(2 downto 0);
          G1, G2A, G2B : in std_logic;
          Y : out std_logic_vector(7 downto 0));
end decoder;

architecture Behavioral of decoder is
begin
    process(A, G1, G2A, G2B)
    begin
        if G1 = '1' then  -- 总使能端G1为高电平时才工作
            case A is
                when "000" =>
                    if G2A = '0' and G2B = '0' then
                        Y <= "00000001";
                    else
                        Y <= "00000000";
                    end if;
                when "001" =>
                    if G2A = '0' and G2B = '0' then
                        Y <= "00000010";
                    else
                        Y <= "00000000";
                    end if;
                when "010" =>
                    if G2A = '0' and G2B = '0' then
                        Y <= "00000100";
                    else
                        Y <= "00000000";
                    end if;
                when "011" =>
                    if G2A = '0' and G2B = '0' then
                        Y <= "00001000";
                    else
                        Y <= "00000000";
                    end if;
                when "100" =>
                    if G2A = '0' and G2B = '0' then
                        Y <= "00010000";
                    else
                        Y <= "00000000";
                    end if;
                when "101" =>
                    if G2A = '0' and G2B = '0' then
                        Y <= "00100000";
                    else
                        Y <= "00000000";
                    end if;
                when "110" =>
                    if G2A = '0' and G2B = '0' then
                        Y <= "01000000";
                    else
                        Y <= "00000000";
                    end if;
                when "111" =>
                    if G2A = '0' and G2B = '0' then
                        Y <= "10000000";
                    else
                        Y <= "00000000";
                    end if;
                when others =>
                    Y <= "00000000";
            end case;
        else
            Y <= "00000000";
        end if;
    end process;
end Behavioral;

我们可以使用波形图仿真验证该电路的功能。以下是Vivado软件中创建的测试波形图：


在上图中，A输入为“000”，G1为高电平，G2A和G2B均为低电平，此时Y[0]应该为高电平，其他输出线应该为低电平。可以看到，仿真结果与预期结果相符合，因此3线-8线译码器电路实现正确。