请用硬件描述语言vhdl设计一个原码二位乘法器，其中两个操作数位宽为8。

以下是一个简单的vhdl代码实现原码二位乘法器，其中乘法器的输入和输出都是8位。

library ieee;
use ieee.std_logic_1164.all;

entity multiplier is
    port (a, b : in std_logic_vector(7 downto 0);
          p : out std_logic_vector(15 downto 0));
end entity multiplier;

architecture arch of multiplier is
begin
    p <= std_logic_vector(unsigned(a) * unsigned(b));
end architecture arch;

解释一下代码：

- 首先声明了一个实体entity，它有3个端口，其中a和b是输入，p是输出。
- 在体内，使用了一个简单的乘法实现，将a和b转换为unsigned类型进行乘法运算，然后再将结果转换为std_logic_vector类型输出到p端口。

需要注意的是，这个实现中没有考虑溢出情况。如果需要考虑溢出，可以在体内添加一些逻辑判断。