双jk触发器74ls112的逻辑功能

双JK触发器74LS112是一种数字逻辑集成电路，它由两个JK触发器组成，每个触发器都有一个时钟输入和两个数据输入，可以用来存储1位二进制数据。

该电路的逻辑功能如下：

1. 在时钟输入为高电平时，当J和K输入均为低电平时，Q输出保持原状态不变。当J输入为高电平，K输入为低电平时，Q输出为高电平（Q=1）；当J输入为低电平，K输入为高电平时，Q输出为低电平（Q=0）；当J和K输入均为高电平时，Q输出取反。

2. 在时钟输入为低电平时，双JK触发器74LS112处于禁止状态，J和K输入不起作用，Q输出也保持原状态不变。

总之，双JK触发器74LS112可以用来实现各种数字逻辑电路，如计数器、频率分割器、多路选择器等。