写一个以上代码的仿真测试脚本

以下是一个简单的Verilog代码的仿真测试脚本，以验证FFT模块的功能是否正确。

`timescale 1ns/1ns

module fft_tb;

    // 参数定义
    parameter N = 8;
    parameter LOG2N = 3;

    // 信号定义
    reg clk;
    reg rst;
    reg [7:0] in_real;
    reg [7:0] in_imag;
    wire [7:0] out_real;
    wire [7:0] out_imag;

    // FFT模块实例化
    fft dut(
        .clk(clk),
        .rst(rst),
        .in_real(in_real),
        .in_imag(in_imag),
        .out_real(out_real),
        .out_imag(out_imag)
    );

    // 时钟和复位信号生成
    initial begin
        clk = 0;
        forever #5 clk = !clk;
    end

    initial begin
        rst = 1;
        #10;
        rst = 0;
        #10;
        rst = 1;
        #10;
        $finish;
    end

    // 测试数据
    reg [7:0] test_data_real[N] = '{8'h00, 8'h40, 8'h80, 8'hC0, 8'hFF, 8'hBF, 8'h7F, 8'h3F};
    reg [7:0] test_data_imag[N] = '{8'h00, 8'h40, 8'h80, 8'hC0, 8'hFF, 8'hBF, 8'h7F, 8'h3F};

    // 仿真过程
    integer i;
    initial begin
        // 复位后等待一段时间
        #100;

        // 输入测试数据
        for (i = 0; i < N; i = i + 1) begin
            in_real = test_data_real[i];
            in_imag = test_data_imag[i];
            #10;
        end

        // 等待FFT输出
        #100;

        // 输出FFT结果
        $display("FFT result:");
        for (i = 0; i < N; i = i + 1) begin
            $display("  %d: %d + j%d", i, out_real[i], out_imag[i]);
        end

        // 结束仿真
        #10;
        $finish;
    end

endmodule

这个测试脚本首先定义了FFT模块的参数和信号，包括时钟、复位、输入、输出等。然后，生成了时钟和复位信号。接着，定义了测试数据，将测试数据逐个输入到FFT模块中。等待FFT模块输出结果后，将结果输出到控制台。最后，结束仿真。在仿真过程中，可以通过控制台输出信息，检查FFT模块的功能是否正确。