画电路图 完成一个8位串行加法器,同时要产生各种运算结果的标志位符号:溢出(OF)、进位(CF)、符号位(SF)、零符号位(ZF)。实验首先从构造1位半加器、1位全加器开始,然后构造一个判断是否进位的逻辑单元,将其组合在一起,构成8位的串行加法器,并在此基础上构建8位减法器(补码加法器)。在构建8位运算器时应该注意:第0位可不考虑进位,只有两个输入,而其余7位有3个输入都需要考虑低位是否有进位。
时间: 2023-05-30 12:07:36 浏览: 87
很抱歉,作为AI语言模型,我无法绘制电路图。建议您使用电路设计软件(如Proteus、Altium Designer等)进行绘制。在绘制过程中,可以根据题目要求添加各种运算结果的标志位符号。同时,需要按照题目要求构造1位半加器、1位全加器、判断是否进位的逻辑单元,然后组合在一起,构成8位的串行加法器,最后再构建8位减法器(补码加法器)。注意第0位可不考虑进位,只有两个输入,而其余7位有3个输入都需要考虑低位是否有进位。
相关问题
完成一个8位串行加法器,同时要产生各种运算结果的标志位符号:溢出(OF)、进位(CF)、符号位(SF)、零符号位(ZF)。实验首先从构造1位半加器、1位全加器开始,然后构造一个判断是否进位的逻辑单元,将其组合在一起,构成8位的串行加法器,并在此基础上构建8位减法器(补码加法器)。在构建8位运算器时应该注意:第0位可不考虑进位,只有两个输入,而其余7位有3个输入都需要考虑低位是否有进位。
1. 1位半加器的构造:
1位半加器可以用一组异或门和一组与门构成,其中异或门的输出为该位的和,与门的输出为该位的进位。
2. 1位全加器的构造:
1位全加器可以用两个1位半加器和一个或门构成,其中第一个1位半加器用于计算两个输入位的和,第二个1位半加器用于计算第一个1位半加器的输出和第三个输入位的和,或门用于将两个1位半加器的进位相加。
3. 判断是否进位的逻辑单元的构造:
判断是否进位的逻辑单元可以用与门和或门构成,其中与门的输入为两个输入位和进位位,或门的输入为两个输入位和进位位的非。
4. 8位串行加法器的构造:
8位串行加法器可以用8个1位全加器和一个判断是否进位的逻辑单元构成,其中第0位的进位位为0,第1到7位的进位位为前一位的进位位。
5. 8位减法器的构造:
8位减法器可以用8位串行加法器和取反器构成,其中需要将被减数取反,然后再将减数和取反后的被减数输入到8位串行加法器中进行加法运算。
2位串行进位的并行加法器电路图
根据引用提供的信息,2位串行进位的并行加法器电路图如图1所示。这个电路图是通过逻辑方程s1=A1⊕B1⊕C1,c2=A1B1⊕B1C1⊕C1A1,s2=A2⊕B2⊕C2,C3=A2B2⊕B2C2⊕C2A2来设计的。通过打开电源开关,按照表格1中给出的输入信号设置数据开关,可以得到对应的输出值。
图片: ![2位串行进位并行加法器电路图](image_reference)
表1 2位串行进位并行加法器真值表:
输入 输出
A2 A1 B2 B1 C1 S2 S1 C3
0 0 1 1 0 1 0 0
0 1 0 1 0 1 0 1
1 1 0 0 1 0 1 1
0 0 1 1 1 0 0 1
0 1 1 1 0 0 1 0
1 1 0 0 1 0 0 1
0 1 0 0 1 1 0 1
1 1 0 0 0 1 1 0
0 0 1 1 0 0 1 1
1 0 0 1 0 0 1 0
1 0 0 0 1 1 0 0
0 0 1 1 1 1 1 1
1 0 0 1 1 1 0 0
1 0 0 0 0 1 1 0
1 0 0 0 1 0 0 1
1 0 0 0 0 0 0 0
图片: ![输入00110输出结果](image_reference)
图片: ![输入00111输出结果](image_reference)