写一个测试数据总线位宽16bit，地址位宽18bit的EMIF接口的testbench测试程序

以下是一个简单的测试数据总线位宽16bit，地址位宽18bit的EMIF接口的testbench测试程序的示例代码：

`timescale 1ns/1ns

module testbench;

  // 定义时钟和复位信号
  reg clk;
  reg reset;

  // 定义测试数据信号
  reg [15:0] test_data;

  // 定义地址信号
  reg [17:0] address;

  // 定义EMIF接口模块实例
  emif_interface emif_inst(.clk(clk), .reset(reset),
                          .data(test_data), .address(address));

  // 初始化时钟和复位信号
  initial begin
    clk = 0;
    reset = 1;
    #10 reset = 0;
  end

  // 时钟信号产生
  always #5 clk = ~clk;

  // 测试数据生成
  initial begin
    test_data = 16'h0000;
    address = 18'h00000;
    #20 test_data = 16'h1234;
    address = 18'h00001;
    #20 test_data = 16'h5678;
    address = 18'h00002;
    #20 test_data = 16'h9abc;
    address = 18'h00003;
    #20 $finish;
  end

endmodule

// 定义EMIF接口模块
module emif_interface(
  input clk,
  input reset,
  inout [15:0] data,
  output reg [17:0] address
);

  // 定义内部寄存器
  reg [15:0] mem[0:262143];

  // 数据读取
  assign data = mem[address];

  // 数据写入
  always @(posedge clk) begin
    if (!reset) begin
      mem[address] <= 16'h0000;
    end else begin
      mem[address] <= data;
    end
  end

endmodule

该测试程序使用了Verilog语言，实例化了一个EMIF接口模块，并在initial块中生成了一些测试数据。测试数据包括四个16位的数据值，对应四个不同的地址。测试程序通过时钟信号、数据信号和地址信号，将测试数据写入内部寄存器，并从内部寄存器中读取数据，并将其赋值给数据信号输出。最后，该测试程序通过$finish语句退出。