帮我生成一份使用Verilog编写的正弦波发生器代码

好的，以下是一个使用Verilog编写的DDS正弦波发生器的代码示例：

module sine_wave_generator(
  input clk, // 时钟信号
  input [31:0] phase_increment, // 相位增量
  output reg signed [15:0] sine_wave // 正弦波输出
);

  reg signed [31:0] phase_accumulator = 0; // 相位累加器

  always @(posedge clk) begin
    phase_accumulator <= phase_accumulator + phase_increment; // 相位累加
    sine_wave <= $sin(phase_accumulator[31:16]); // 计算正弦波输出
  end

endmodule

在这个Verilog代码中，我们使用了一个32位的相位累加器来计算正弦波的相位值，并且使用了Verilog内置函数$sin()来计算对应相位的正弦波输出。通过调整phase_increment的值，可以实现不同频率的正弦波输出。