vivado2018.3sdk使用教程

Vivado 2018.3 是 Xilinx 公司推出的一款 FPGA 开发工具，其中包含了 Vivado Design Suite 和 Vivado SDK 两个部分。Vivado SDK 是用于 FPGA 软件开发的工具，可以帮助用户进行嵌入式软件开发、调试和测试等工作。下面是 Vivado 2018.3 SDK 的使用教程：

1. 打开 Vivado 2018.3 工具，选择“Create New Project”创建一个新项目。
2. 在“Create New Project”对话框中，输入项目名称和存储路径，然后点击“Next”。
3. 在“Add Sources”对话框中，选择“Create Block Design”，然后点击“Next”。
4. 在“Create Block Design”对话框中，输入设计名称和存储路径，然后点击“OK”。
5. 在“Diagram”窗口中，右键单击空白处，选择“Add IP”，然后选择需要添加的 IP 核。
6. 在“Diagram”窗口中，连接 IP 核之间的信号线。
7. 在“Sources”窗口中，右键单击设计文件夹，选择“Create HDL Wrapper”，然后点击“OK”。
8. 在“Sources”窗口中，右键单击设计文件夹，选择“Generate Bitstream”，然后点击“OK”。
9. 在“File”菜单中选择“Export Hardware”，然后勾选“Include bitstream”选项，点击“OK”。
10. 在“File”菜单中选择“Launch SDK”，然后选择“Create a new SDK workspace”，点击“OK”。
11. 在“SDK”窗口中，选择“File”菜单中的“New”->“Application Project”，输入项目名称和存储路径，然后点击“Next”。
12. 在“Platform”对话框中，选择“Use existing platform”，然后选择之前导出的硬件平台文件，点击“Finish”。
13. 在“SDK”窗口中，右键单击新建的应用程序项目，选择“New”->“Source File”，输入文件名和存储路径，然后点击“Finish”。
14. 在新建的源文件中编写代码，然后点击“Build Project”进行编译。
15. 在“SDK”窗口中，选择“Xilinx”菜单中的“Program FPGA”，然后选择之前生成的 bit 文件，点击“Program”。