组间并行不应该和组内并行是一个表达式吗
时间: 2024-05-18 22:12:55 浏览: 16
非常感谢您的指正。您说得对,组间并行和组内并行的进位传递表达式是相同的,都可以表示为:
Ci = Gi + PiCi-1'
其中,Gi表示第i位相加时的进位,Pi表示第i位相加时的进位传递,Ci-1'表示在组间并行的情况下,由相邻组的第i位给出的第i-1位的进位传递信号。这个表达式可以递归地计算出所有的进位,最终求得C4。再次感谢您的纠正!
相关问题
某加法器采用组内并行,组间并行的进位链,4位一组,写出进位信号c6的逻辑表达式
假设加法器的输入为A3A2A1A0和B3B2B1B0,输出为S3S2S1S0,进位信号为C3C2C1C0,其中C0为初始进位信号,C4~C6为组间进位信号,C0~C3为组内进位信号。
根据组内并行和组间并行的原理,可以得到如下进位链:
C1 = A0&B0
C2 = (A1&B1)|(A1&C1)|(B1&C1)
C3 = (A2&B2)|(A2&C2)|(B2&C2)
C4 = (A3&B3)|(A3&C3)|(B3&C3)
C5 = C4&C3
C6 = C5&C2
其中,C6就是进位信号。
因此,进位信号c6的逻辑表达式为:C6 = (A3&B3&C2&C3) | (A3&B3&C2&C5) | (A3&C2&C3&C5) | (B3&C2&C3&C5) | (A3&B3&C2&C3&C5)。
所以到底组内的表达式是什么
在组内并行进位链中,每一个加法器的进位信号都只依赖于前一位的进位和当前位的两个输入,因此每一位的进位信号的逻辑表达式都是一样的。假设当前位为i,则进位信号的逻辑表达式为 Ci=Gi+PiCi-1,其中Gi和Pi分别表示当前位的生成信号和传递信号。因此,组内并行进位链中C4的表达式为 C4=G4+P4C3+P4P3C2+P4P3P2C1。
相关推荐
![pdf](https://img-home.csdnimg.cn/images/20210720083512.png)
![zip](https://img-home.csdnimg.cn/images/20210720083736.png)
![pdf](https://img-home.csdnimg.cn/images/20210720083512.png)
![](https://csdnimg.cn/download_wenku/file_type_ask_c1.png)
![](https://csdnimg.cn/download_wenku/file_type_ask_c1.png)
![](https://csdnimg.cn/download_wenku/file_type_ask_c1.png)
![](https://csdnimg.cn/download_wenku/file_type_ask_c1.png)
![](https://csdnimg.cn/download_wenku/file_type_ask_c1.png)
![](https://csdnimg.cn/download_wenku/file_type_ask_c1.png)
![](https://csdnimg.cn/download_wenku/file_type_ask_c1.png)
![](https://csdnimg.cn/download_wenku/file_type_ask_c1.png)
![](https://csdnimg.cn/download_wenku/file_type_ask_c1.png)
![](https://csdnimg.cn/download_wenku/file_type_ask_c1.png)
![](https://csdnimg.cn/download_wenku/file_type_ask_c1.png)
![](https://csdnimg.cn/download_wenku/file_type_ask_c1.png)
![](https://csdnimg.cn/download_wenku/file_type_ask_c1.png)