SV中当每次信号变化时打印该信号

要在SystemVerilog中实现每次信号变化时打印该信号的值，你可以使用`$display`或`$monitor`系统函数。

下面是使用`$display`函数的示例：

module my_module;
   logic my_signal;
   
   always @(my_signal) begin
      $display("my_signal = %b", my_signal);
   end
   
   initial begin
      my_signal = 0;
      #5 my_signal = 1;
      #5 my_signal = 0;
      #10 $finish;
   end
endmodule

在这个例子中，我们定义了一个名为`my_signal`的逻辑信号。在`always`块中，使用敏感列表指定了当`my_signal`发生变化时执行的操作。在这种情况下，我们使用`$display`函数来打印`my_signal`的当前值。

在`initial`块中，我们设置了一系列的时间延迟和信号赋值操作，以模拟信号变化的情况。每当`my_signal`发生变化时，`always`块中的代码就会执行，并打印出当前的信号值。

另一种方法是使用`$monitor`函数，它会自动监视指定的信号并在其值变化时进行打印。下面是使用`$monitor`函数的示例：

module my_module;
   logic my_signal;
   
   initial begin
      $monitor("my_signal = %b", my_signal);
      
      my_signal = 0;
      #5 my_signal = 1;
      #5 my_signal = 0;
      #10 $finish;
   end
endmodule

在这个例子中，我们在`initial`块中使用`$monitor`函数来监视`my_signal`信号，并在每次变化时打印其值。与`$display`不同，`$monitor`会自动监视信号的变化，并在变化时进行打印。

无论是使用`$display`还是`$monitor`函数，都可以实现在SystemVerilog中每次信号变化时打印该信号的值。你可以根据需要选择适合的方法。