verilog三位数码管

下面是一个简单的Verilog代码，用于控制三位数码管的显示：

module three_digit_display(input [7:0] number, output reg [2:0] digit, output reg [7:0] segment);

    always @ (number) begin
        case(number)
            0: segment = 8'b11000000;
            1: segment = 8'b11111001;
            2: segment = 8'b10100100;
            3: segment = 8'b10110000;
            4: segment = 8'b10011001;
            5: segment = 8'b10010010;
            6: segment = 8'b10000010;
            7: segment = 8'b11111000;
            8: segment = 8'b10000000;
            9: segment = 8'b10010000;
            default: segment = 8'b11111111;
        endcase
    end

    always @ (posedge clk) begin
        case(digit)
            0: begin
                segment = number[3:0];
                digit = 3'b001;
            end
            1: begin
                segment = number[6:4];
                digit = 3'b010;
            end
            2: begin
                segment = number[9:7];
                digit = 3'b100;
            end
            default: digit = 3'b001;
        endcase
    end

endmodule

这个模块有三个输入输出：

- `number` 输入一个 8 位二进制数，表示要显示的数字。
- `digit` 输出一个 3 位二进制数，表示哪个数码管应该被显示。
- `segment` 输出一个 8 位二进制数，表示哪些 LED 灯应该被点亮。

这个模块使用了两个 always 块。第一个 always 块根据输入的数字选择要显示的 LED 灯，第二个 always 块根据当前显示的数码管选择要显示的数字。这个模块需要一个时钟信号作为触发器的时钟。