用verilog实现使用6个数码管进行时、分和秒的显示，时间之间的分隔用点表示，比如12:30:35显示为12.30.35，分和秒之间的点每隔1秒闪烁，有一个复位按键对时间清零，采用12小时计时制，用LED指示上下午，LED亮时表示下午，灭时表示上午。系统除了复位键，再配置4个按键(K1一设置键，K2一加，K3一减，K4一确认，K5—移动)按下设置按键进入设置时间模式，再次按下设置时回到时钟模式，用LED指示当前处于哪种模式。在设置时间模式时，按K2进行数字的加(两位数字一起加)，K3进行数字的减(两位数字一起减)，设置完成后，按K4确认修改，按K5可在时，分，秒的设置间进行切换。

这是一个比较复杂的Verilog设计，需要涉及到时钟、计数器、数码管驱动、LED驱动和按键检测等模块。下面是一个可能的Verilog设计，仅供参考：

module clock (
    input clk, reset, // 时钟和复位信号
    input [4:0] k1, k2, k3, k4, k5, // 按键信号
    output reg [5:0] seg [5:0], // 数码管显示输出
    output reg [1:0] led, // LED指示输出
    output reg dp // 小数点输出
);

reg [3:0] hour, minute, second; // 时分秒计数器
reg [1:0] mode; // 模式选择计数器
reg [3:0] digit; // 当前设置的数字
reg [1:0] pos; // 当前设置的数字位置

// 数码管显示数据表
reg [6:0] seg_table [9:0] = {
    7'b0000001, // 0
    7'b1001111, // 1
    7'b0010010, // 2
    7'b0000110, // 3
    7'b1001100, // 4
    7'b0100100, // 5
    7'b0100000, // 6
    7'b0001111, // 7
    7'b0000000, // 8
    7'b0000100  // 9
};

// 数码管显示驱动
always @ (hour, minute, second, pos) begin
    case (pos)
        2'b00: seg[5] = seg_table[hour/10];
        2'b01: seg[4] = seg_table[hour%10];
        2'b10: seg[3] = seg_table[minute/10];
        2'b11: seg[2] = seg_table[minute%10];
    endcase
    seg[1] = seg_table[second/10];
    seg[0] = seg_table[second%10];
end

// LED指示驱动
always @ (hour) begin
    if (hour >= 12) led = 2'b10;
    else led = 2'b00;
end

// 时分秒计数器
always @ (posedge clk) begin
    if (reset) begin
        hour = 4'b0000;
        minute = 4'b0000;
        second = 4'b0000;
    end else begin
        if (second == 4'b1001) begin // 1秒到达
            second = 4'b0000;
            dp = ~dp; // 小数点闪烁
            if (mode == 2'b00) begin // 时钟模式
                if (hour == 4'b1011) hour = 4'b0000; // 12小时制
                else hour = hour + 4'b0001;
                if (hour == 4'b0000) led = 2'b00; // 恢复上午指示
            end else begin // 设置模式
                case (pos)
                    2'b00: digit = hour;
                    2'b01: digit = minute;
                    2'b10: digit = second;
                endcase
                if (pos == 2'b01 && digit == 4'b0000) digit = 4'b0100; // 限制分钟和秒数的最小值为01
                digit = digit + 4'b0001;
                if (digit == 4'b10000) digit = 4'b0000; // 超过最大值时回滚
            end
        end else begin
            second = second + 4'b0001;
        end
    end
end

// 按键检测和模式切换
always @ (posedge clk) begin
    if (reset) begin
        mode = 2'b00;
        pos = 2'b00;
    end else begin
        case (mode)
            2'b00: begin // 时钟模式
                if (k1 == 5'b10000) begin // 进入设置模式
                    mode = 2'b01;
                    pos = 2'b00;
                end
            end
            2'b01, 2'b10: begin // 设置模式
                if (k1 == 5'b10000) begin // 回到时钟模式
                    mode = 2'b00;
                    pos = 2'b00;
                end else if (k5 == 5'b00100) begin // 切换设置位置
                    pos = pos + 2'b01;
                    if (pos == 2'b11) pos = 2'b00;
                end else begin // 数字加减
                    case (k2)
                        5'b01000: digit = digit + 4'b0100;
                        5'b00100: digit = digit - 4'b0100;
                    endcase
                    if (digit > 4'b1010) digit = 4'b0000; // 确保时钟数值不超过12
                    if (digit < 4'b0000) digit = 4'b1001; // 确保分钟和秒数不低于01
                end
                if (k4 == 5'b00010) begin // 确认修改
                    case (pos)
                        2'b00: hour = digit;
                        2'b01: minute = digit;
                        2'b10: second = digit;
                    endcase
                end
            end
        endcase
    end
end

endmodule

这个设计使用了6个7段数码管和2个LED进行显示，按键采用了5个，其中K1用于切换模式，K2和K3用于数字加减，K4用于确认修改，K5用于设置位置切换。在时钟模式下，秒数会每秒闪烁一次，小数点也会随之闪烁；在设置模式下，当前正在设置的数字会闪烁，其它数字则保持不变。设计中使用了一些verilog语法的特性，比如case语句、posedge触发器和模块间的连线等。需要注意的是，这个设计只是一种可能的实现方案，可能还存在一些问题，需要根据具体的硬件平台和需求进行调整和优化。