如果不使用verilog內建的任何$函數 有辦法把32bit浮点数转整数 需要支持负数 請給我verilog代碼

是的，可以使用位运算和一些条件语句来实现浮点数到整数的转换。以下是一个示例Verilog代码：

module float_to_int(input [31:0] float_num, output reg [31:0] int_num);
  reg sign;
  reg [7:0] exponent;
  reg [22:0] fraction;
  reg [31:0] temp;
  
  // Determine sign, exponent, and fraction of input float number
  sign = float_num[31];
  exponent = float_num[30:23];
  fraction = float_num[22:0];
  
  // Calculate integer part of float number using fraction bits
  temp = {23'b0, fraction};
  if (exponent >= 127) begin
    temp = temp << (exponent - 127);
  end else begin
    temp = temp >> (127 - exponent);
  end
  
  // Apply sign to integer part
  if (sign) begin
    temp = ~temp + 1;
  end
  
  // Output integer part
  int_num = temp[31:0];
endmodule

这个模块接受一个32位的浮点数作为输入，并输出对应的32位整数。它首先将输入分解为符号位、指数位和尾数位，然后使用尾数位计算浮点数的整数部分。最后，它应用符号位并输出整数部分。请注意，此代码仅适用于单精度浮点数（32位）。如果需要支持双精度浮点数（64位），则需要进行一些修改。