用所给集成电路组件设计一个多输出组合逻辑电路。该电路的输入是一个BCD 码。当电路检测到输入的代码大于 3时，电路的输出F,=1，其它情况F,=0。当输入的代码小于 7时，电路的另一个输出F2=1，其它情况F2=0。请画出真值表

设计这样一个多输出组合逻辑电路需要使用七段显示译码器（74LS138 或 CD4511 等类似器件），它通常用于将二进制编码转换为对应的十进制点阵输出。根据题目描述，我们需要处理两个条件：

1. 当输入 BCD 码大于 3 时，F 输出为 1。
2. 当输入 BCD 码小于 7 时，F2 输出为 1。

首先，我们将 BCD 码（B是最右边的一位，C次之，D最左边的一位）作为译码器的三个输入（A、B 和 C）。为了满足上述条件，我们可以使用反相门（如 7404）对B和C进行非运算（取反），然后将它们的结果连接到译码器的使能端。这样只有当输入BCD码为3~6（因为7的补码为011，加上非运算结果就是100，使能无效）时，译码器才会工作。

对于输出F和F2，我们可以设置特定的输出线对应于我们需要的状态。例如，F可以是译码器的最低有效位（L）或最低四位（如果只有一个输出线代表1），当输入大于3时，这个位会为1；而F2可能是译码器的中间一位，当输入小于7时为1。

下面给出一个简化版的逻辑图示意图：

+---------+     +--------+       +-------+
| BCD_in  | ---->| NOT BC  | ----->| 74LS138|
|   (A,B,C)|     |    (B'C')|       |        |
+---------+     +--------+       +-------+
      |         |                 |        |
      v         v                 v        v
+---------+     +--------+       +-------+
| Enable  | ---->| NOT BC  | ----->| Output|
|   (EN)  |     |    (B'C')|       | (F,F2)|
+---------+     +--------+       +-------+
      |         |                 |
      v         v                 v
      +-----------------------------+
                             |
                             V
                            Ground

真值表的部分内容可能如下所示（只列出部分行，完整的真值表包括所有可能的BCD码输入）：

| BCD_in (A,B,C) | EN | F | F2 |
|----------------|---|---|----|
| 000 | 0 | 0 | 0 |
| 001 | 0 | 0 | 0 |
| ... | ...| ...| ...|
| 101 | 1 | 0 | 0 |
| 110 | 1 | 0 | 0 |
| 111 | 1 | 1 | 0 |
| 100 | 1 | 1 | 0 |
| ... | ...| ...| ...|
| 011 | 0 | 0 | 1 |