SPI时序图FPGA配置锁相环

SPI时序图：

              CPOL=0                CPOL=1
              CPHA=0                CPHA=1
              -------              -------
      SCK    |       |            |       |
              -------              -------
      MOSI   |       |            |       |
              -------              -------
      MISO   |       |            |       |
              -------              -------
      SS     |       |            |       |
              -------              -------

FPGA配置锁相环的步骤如下：
1. 确定锁相环的输入时钟和输出时钟的频率。
2. 根据输入时钟和输出时钟的频率计算锁相环的分频比和倍频比。
3. 根据锁相环的分频比和倍频比配置锁相环的寄存器。
4. 配置锁相环的鉴相器、环路滤波器和数控振荡器等环路部件的参数。
5. 配置锁相环的环路状态检测方法。
6. 将锁相环的输出时钟连接到需要使用的模块。