用双 J-K 负沿触发器设计一个可控五进制计数器,要求: 10 1.当控制端 A=1 时,实现下述的状态: Q0Q1Q2 000100110111011000 2.当控制端 A=0 时,实现下述状态: Q0Q1Q2 000100110010011000
时间: 2024-04-06 13:34:19 浏览: 120
试设计一个5进制计数电路(触发器任选),然后用Multisim进行逻辑功能仿真
好的,这是一个较为复杂的设计,我们需要使用双 J-K 负沿触发器来实现计数器,并根据控制端 A 的不同值切换不同的计数模式。
首先,我们需要确定五进制计数器的计数顺序。根据要求,计数顺序为:000、100、110、111、011、000,或者000、100、110、010、011、000。为了方便描述,我们将第一种计数顺序称为模式 A,将第二种计数顺序称为模式 B。
接下来,我们需要设计计数器的状态转移图。对于模式 A,状态转移图如下:
![模式 A 状态转移图](https://img-blog.csdnimg.cn/20211210154640462.png)
对于模式 B,状态转移图如下:
![模式 B 状态转移图](https://img-blog.csdnimg.cn/20211210154726345.png)
根据状态转移图,我们可以得到计数器的真值表,如下:
| Q2 | Q1 | Q0 | A | J2 | K2 | J1 | K1 | J0 | K0 |
|----|----|----|---|----|----|----|----|----|----|
| 0 | 0 | 0 | 0 | 0 | X | 0 | X | 0 | X |
| 0 | 0 | 0 | 1 | 0 | X | 0 | X | 0 | X |
| 0 | 0 | 1 | 0 | X | 0 | X | 0 | X | 0 |
| 0 | 0 | 1 | 1 | X | 0 | X | 0 | X | 0 |
| 0 | 1 | 0 | 0 | X | X | X | X | X | X |
| 0 | 1 | 0 | 1 | X | X | X | X | X | X |
| 0 | 1 | 1 | 0 | X | X | X | X | X | X |
| 0 | 1 | 1 | 1 | X | X | X | X | X | X |
| 1 | 0 | 0 | 0 | X | X | X | X | X | X |
| 1 | 0 | 0 | 1 | X | X | X | X | X | X |
| 1 | 0 | 1 | 0 | X | X | X | X | X | X |
| 1 | 0 | 1 | 1 | X | X | X | X | X | X |
| 1 | 1 | 0 | 0 | X | X | X | X | X | X |
| 1 | 1 | 0 | 1 | X | X | X | X | X | X |
| 1 | 1 | 1 | 0 | X | X | X | X | X | X |
| 1 | 1 | 1 | 1 | X | X | X | X | X | X |
其中,X 表示该位可以取任意值。
根据真值表,我们可以进行逐位设计。以模式 A 为例,Q0 的设计如下:
当 A=0 时,Q0 的输入为 J0=Q1,K0=1。
当 A=1 时,Q0 的输入为 J0=Q1',K0=1。
因此,Q0 可以使用如下的逻辑电路实现:
![Q0 的电路图](https://img-blog.csdnimg.cn/20211210161203637.png)
同理,Q1 和 Q2 的电路设计如下:
![Q1 的电路图](https://img-blog.csdnimg.cn/20211210161303351.png)
![Q2 的电路图](https://img-blog.csdnimg.cn/20211210161410336.png)
最后,我们将三个触发器的输出经过编码器,得到五进制计数器的输出:
![五进制计数器的电路图](https://img-blog.csdnimg.cn/20211210161533605.png)
综上所述,双 J-K 负沿触发器可以用来设计可控五进制计数器,根据控制端 A 的不同值切换不同的计数模式。
阅读全文