2、如图6.8所示的单总线结构CPU，如果想让其支持以下MIPS指令, 则需要增加哪些控制信号？请给出各指令执行阶段每个时钟节拍的数据 通路以及控制信号。指令格式如下图所示。 (1) slt (2) xor

首先，我们需要了解单总线结构CPU的基本数据通路和控制信号。在单总线结构CPU中，指令和数据共用一个总线，需要通过控制信号来判断当前总线上的信息是指令还是数据。同时，CPU的执行过程可以分为取指、译码、执行、访存和写回五个阶段，每个阶段需要不同的控制信号来控制数据通路。常见的控制信号包括以下几个：

- RegDst：用于选择写回的目标寄存器，0表示写回的是rt寄存器，1表示写回的是rd寄存器。
- ALUOp：用于指定ALU要执行的操作，一般需要和ALUFunc配合使用。
- ALUSrc：用于选择ALU的第二个操作数，0表示选择寄存器的值，1表示选择立即数。
- MemRead：用于控制是否需要从存储器中读取数据。
- MemWrite：用于控制是否需要向存储器中写入数据。
- MemtoReg：用于选择写回的数据来源，0表示写回的是ALU的输出，1表示写回的是存储器中读取的数据。
- Branch：用于控制是否需要进行分支操作。
- Jump：用于控制是否需要进行跳转操作。

现在，我们来看一下如何实现slt指令和xor指令。

1. slt指令

slt指令的功能是比较rs和rt寄存器的值，如果rs小于rt，则将rd寄存器的值设为1，否则设为0。它的操作码为0x2A。

取指阶段：从存储器中读取指令并存放到指令寄存器中。

译码阶段：对指令进行译码，确定需要读取的寄存器编号，并将它们的值读出来。

执行阶段：进行比较操作，并将结果写入rd寄存器中。

访存阶段、写回阶段：不需要进行存储器访问或写回操作。

下面是每个阶段的数据通路和控制信号：

- 取指阶段：无需控制信号。
- 译码阶段：RegDst=1, ALUSrc=0, MemtoReg=0, MemRead=0, MemWrite=0, Branch=0, Jump=0, ALUOp=0x0。
- 执行阶段：RegDst=1, ALUSrc=0, MemtoReg=0, MemRead=0, MemWrite=0, Branch=0, Jump=0, ALUOp=0x2, ALUFunc=0x7。
- 访存阶段：无需控制信号。
- 写回阶段：RegWrite=1。

2. xor指令

xor指令的功能是将rs和rt寄存器的值进行异或运算，并将结果存放到rd寄存器中。它的操作码为0x26。

取指阶段：从存储器中读取指令并存放到指令寄存器中。

译码阶段：对指令进行译码，确定需要读取的寄存器编号，并将它们的值读出来。

执行阶段：进行异或运算，并将结果写入rd寄存器中。

访存阶段、写回阶段：不需要进行存储器访问或写回操作。

下面是每个阶段的数据通路和控制信号：

- 取指阶段：无需控制信号。
- 译码阶段：RegDst=1, ALUSrc=0, MemtoReg=0, MemRead=0, MemWrite=0, Branch=0, Jump=0, ALUOp=0x0。
- 执行阶段：RegDst=1, ALUSrc=0, MemtoReg=0, MemRead=0, MemWrite=0, Branch=0, Jump=0, ALUOp=0x6, ALUFunc=0x6。
- 访存阶段：无需控制信号。
- 写回阶段：RegWrite=1。