vivado + modelsim

Vivado是一款由Xilinx开发的集成电路设计工具，而Modelsim是一款流行的Verilog仿真工具。在使用Vivado时，可以选择使用Vivado自带的仿真工具Vivado Simulator，也可以选择使用第三方仿真工具如Modelsim进行仿真。根据引用和引用的信息，我们可以了解到在不同版本的Vivado中，对应的Modelsim版本是不同的。例如，在Vivado 2018.3中，支持的Modelsim版本是10.6c，而在Vivado 2020.2中，支持的Modelsim版本是SE 2020.4。因此，当使用Vivado时，需要根据所使用的Vivado版本选择相应的Modelsim版本进行联合仿真。具体的步骤可以参考引用中提到的编译Vivado仿真库的操作。<span class="em">1</span><span class="em">2</span><span class="em">3</span>
#### 引用[.reference_title]
- *1* *2* *3* [Vivado关联Modelsim进行仿真](https://blog.csdn.net/weixin_42837669/article/details/107829499)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v93^chatsearchT3_2"}}] [.reference_item style="max-width: 100%"]
[ .reference_list ]