帮我用verilog写一个SRAM的BIST控制器，要求采用FSM

好的，下面是一个简单的SRAM的BIST控制器的Verilog代码，采用FSM来实现：

module SRAM_BIST_Controller(
    input clk,
    input rstn,
    input [31:0] sram_addr,
    input [31:0] sram_data_in,
    output [31:0] sram_data_out,
    output bist_done
    );

    // 定义状态
    parameter IDLE = 2'd0;
    parameter WRITE = 2'd1;
    parameter READ = 2'd2;
    parameter COMPARE = 2'd3;

    reg [1:0] state;
    reg [31:0] sram_data_out_reg;
    reg [31:0] sram_data_out_prev;
    reg bist_done_reg;

    always @ (posedge clk or negedge rstn) begin
        if (~rstn) begin
            state <= IDLE;
            bist_done_reg <= 1'b0;
            sram_data_out_reg <= 32'h0;
            sram_data_out_prev <= 32'h0;
        end else begin
            case (state)
                IDLE: begin
                    bist_done_reg <= 1'b0;
                    sram_data_out_reg <= 32'h0;
                    if (sram_addr[0] == 1'b0) begin
                        state <= WRITE;
                    end else begin
                        state <= READ;
                    end
                end
                WRITE: begin
                    sram_data_out_reg <= 32'h0;
                    sram_data_out <= sram_data_in;
                    state <= COMPARE;
                end
                READ: begin
                    sram_data_out_reg <= 32'h0;
                    state <= COMPARE;
                end
                COMPARE: begin
                    if (sram_data_out_prev != sram_data_out_reg) begin
                        bist_done_reg <= 1'b1;
                    end
                    sram_data_out_prev <= sram_data_out_reg;
                    state <= IDLE;
                end
                default: begin
                    state <= IDLE;
                    bist_done_reg <= 1'b0;
                    sram_data_out_reg <= 32'h0;
                    sram_data_out_prev <= 32'h0;
                end
            endcase
        end
    end

endmodule

上述代码中，我们定义了四个状态：IDLE、WRITE、READ、COMPARE。在IDLE状态下，根据sram_addr的最低位判断是进行写操作还是读操作，然后转移到WRITE或READ状态。在WRITE状态下，将输入的数据写入SRAM中；在READ状态下，从SRAM中读取数据。在WRITE和READ状态下，都会转移到COMPARE状态。在COMPARE状态下，将读取的数据和之前的数据进行比较，如果不相同则设置bist_done信号为1，并转移到IDLE状态。在IDLE状态下，等待下一次操作。注意，在rstn信号为低电平时，SRAM的BIST控制器将复位到IDLE状态。