2）在 matlab 平台，自定义指标设计一款低通 FIR 滤波器。 3）用 IPCORE 的方式实现该数字滤波器，并完成仿真，下载测试。 4）以高速实现为目的，选择合理的实现结构，用 Verilog HDL 编写代码设 计滤波器，完成仿真，下载，测试。

2）在MATLAB平台，自定义指标设计一款低通FIR滤波器：

在MATLAB平台中，可以使用fdesign.lowpass函数来设计低通FIR滤波器，具体步骤如下：

1. 定义滤波器的参数，包括采样率、截止频率、通带最大衰减和阻带最小衰减等。

2. 使用fdesign.lowpass函数创建一个低通滤波器对象。

3. 使用设计对象的design函数来设计滤波器，并使用fvtool函数来查看滤波器的频率响应。

4. 使用fir1函数来生成滤波器的系数。

以下是一个MATLAB代码示例：

% 定义滤波器参数
Fs = 1000; % 采样率
Fp = 100; % 截止频率
Ap = 0.5; % 通带最大衰减（dB）
Ast = 80; % 阻带最小衰减（dB）

% 创建低通滤波器对象
d = fdesign.lowpass('Fp,Fst,Ap,Ast', Fp, Fp*1.2, Ap, Ast, Fs);

% 设计滤波器
Hd = design(d, 'equiripple');

% 查看滤波器频率响应
fvtool(Hd);

% 生成滤波器系数
b = Hd.Numerator;

3）用IPCORE的方式实现该数字滤波器，并完成仿真，下载测试：

在Vivado中，可以使用IP Integrator来实现FIR滤波器，具体步骤如下：

1. 打开Vivado，创建一个新的工程，并在工程中创建一个Block Design。

2. 在Block Design中添加一个FIR Compiler IP核，并配置滤波器的参数，包括采样率、截止频率、滤波器类型、滤波器阶数和滤波器系数等。

3. 在Block Design中添加一个AXI Interconnect IP核，并将FIR Compiler IP核与AXI总线相连。

4. 在Block Design中添加一个AXI GPIO IP核，并将其用于输入和输出数据。

5. 生成Bitstream文件，并在Vivado中进行仿真测试。

6. 将Bitstream文件下载到目标板上，并通过GPIO口输入测试数据，验证FIR滤波器的性能。

4）以高速实现为目的，选择合理的实现结构，用Verilog HDL编写代码设计滤波器，完成仿真，下载，测试。

在Verilog HDL中，可以使用并行FIR滤波器结构来实现高速滤波器，具体步骤如下：

1. 定义滤波器的输入和输出端口，以及滤波器的系数。

2. 使用乘法累加器来计算滤波器的输出，可以采用一种并行计算的方式，将滤波器划分为多个阶段，每个阶段包含多个乘法累加器。

3. 在每个阶段中，使用流水线化技术来优化计算性能。

以下是一个Verilog HDL代码示例：

module fir_filter(
    input clk,
    input rst,
    input signed [15:0] x,
    output reg signed [15:0] y
);

reg signed [15:0] delay_line[0:15];
parameter [15:0] coef[0:15] = {...}; // 滤波器系数

always @(posedge clk or posedge rst) begin
    if (rst) begin
        for (int i = 0; i < 16; i = i+1) begin
            delay_line[i] <= 0;
        end
    end
    else begin
        delay_line[0] <= x;
        for (int i = 1; i < 16; i = i+1) begin
            delay_line[i] <= delay_line[i-1];
        end
        y <= coef[0]*delay_line[0] + coef[1]*delay_line[1] + ... + coef[15]*delay_line[15];
    end
end

endmodule

在完成Verilog HDL代码的编写后，可以使用Vivado进行仿真、综合、实现和下载测试。