用原理图方式编程顶层文件应设置成什么？为什么？

在用原理图方式编程FPGA顶层文件时，通常需要设置成符号化顶层文件（Symbol top-level file）。这是因为符号化顶层文件可以将原理图与HDL代码结合起来，实现更加灵活的设计方式。

具体来说，符号化顶层文件是一种将原理图和HDL代码结合起来的设计方式，它可以将原理图中的模块或实体映射到HDL代码中的相应模块或实体。通过设置符号化顶层文件，可以将原理图中的模块或实体与HDL代码中的模块或实体相匹配，从而实现整个设计的结构和功能。

需要注意的是，在设置符号化顶层文件时，需要根据具体的设计工具和流程来进行设置。通常，符号化顶层文件需要定义输入输出端口、时钟和复位信号等，以及实例化下层的模块或实体。同时，在设置符号化顶层文件时，也需要遵循一些设计规范和注意事项，以确保设计的正确性和可靠性。

总之，用原理图方式编程FPGA顶层文件时，设置成符号化顶层文件可以实现更加灵活的设计方式，并且可以将原理图与HDL代码结合起来，从而提高设计的效率和可维护性。