32bit 大小端转换 sv

以下是一个将32位大小端转换的SystemVerilog (SV)代码片段：

function logic [31:0] endian_swap_32(input logic [31:0] num);
    logic [31:0] result;
    result = {num[7:0], num[15:8], num[23:16], num[31:24]};
    return result;
endfunction

该代码片段定义了一个名为endian_swap_32的函数，它接受一个32位整数作为输入，并返回大小端交换后的结果。它首先将原始数值的每个字节提取出来，然后根据每个字节的位置重新构建一个新的整数。

具体来说，它按照大端法（Big Endian）的顺序，最高位的字节在最前面，最低位的字节在最后面；而按照小端法（Little Endian）的顺序，最低位的字节在最前面，最高位的字节在最后面。因此，如果我们要将一个大端法表示的32位整数转换为小端法表示，就需要按照如下的方式重新组合它的4个字节：

1. 将最高位的字节移动到最后，即将num[7:0]放在result[31:24]；
2. 将次高位的字节移动到第二个位置，即将num[15:8]放在result[23:16]；
3. 将次低位的字节移动到第三个位置，即将num[23:16]放在result[15:8]；
4. 将最低位的字节移动到第一个位置，即将num[31:24]放在result[7:0]。

最终，将这4个字节组合成一个新的32位整数，即为按照小端法表示的num。