verilog hdl按键消抖

以下是一个verilog hdl实现按键消抖的例子：

module debounce (
    input wire clk, // 时钟信号
    input wire rst, // 复位信号
    input wire btn, // 按键信号
    output reg debounced_btn // 消抖后的按键信号
);

parameter CNT_MAX = 24'd500000; // 消抖计数器最大值

reg [23:0] cnt; // 消抖计数器

always @(posedge clk or posedge rst) begin
    if (rst) begin
        cnt <= 0;
        debounced_btn <= 1'b0;
    end
    else begin
        if (btn == debounced_btn) begin
            cnt <= 0;
        end
        else begin
            cnt <= cnt + 1;
            if (cnt == CNT_MAX) begin
                debounced_btn <= btn;
            end
        end
    end
end

endmodule

该模块包含一个消抖计数器和一个消抖后的按键信号输出。当按键信号发生变化时，计数器开始计数，当计数器达到最大值时，输出消抖后的按键信号。如果按键信号在计数器计数过程中再次发生变化，则重新开始计数。