FPGA根据上位机的输入来调用不同例化模块的示例代码

以下是一个简单的示例代码，用于根据上位机的输入来调用不同的例化模块：

module example_top(input clk, input rst, input [1:0] select, output reg out);

  // 实例化不同模块
  example_module_0 module_0();
  example_module_1 module_1();
  example_module_2 module_2();
  
  always @(posedge clk) begin
    if (rst) begin
      out <= 0;
    end else begin
      case (select)
        2'b00: out <= module_0.out;
        2'b01: out <= module_1.out;
        2'b10: out <= module_2.out;
        default: out <= 0;
      endcase
    end
  end
  
endmodule

// 示例模块
module example_module_0(input clk, input rst, output reg out);
  always @(posedge clk) begin
    if (rst) begin
      out <= 0;
    end else begin
      out <= 1;
    end
  end
endmodule

module example_module_1(input clk, input rst, output reg out);
  always @(posedge clk) begin
    if (rst) begin
      out <= 0;
    end else begin
      out <= 2;
    end
  end
endmodule

module example_module_2(input clk, input rst, output reg out);
  always @(posedge clk) begin
    if (rst) begin
      out <= 0;
    end else begin
      out <= 3;
    end
  end
endmodule

在这个示例中，`example_top` 模块接收一个时钟信号 `clk`，一个复位信号 `rst`，以及一个2位的选择信号 `select`。根据选择信号的值，它将调用不同的例化模块，并将其输出连接到输出端口 `out`。在这个示例中，有3个不同的例化模块：`example_module_0`、`example_module_1`和`example_module_2`。

如果选择信号是 `2'b00`，则将使用 `example_module_0`，将其输出连接到 `out` 端口。如果选择信号是 `2'b01`，则将使用 `example_module_1`，将其输出连接到 `out` 端口。如果选择信号是 `2'b10`，则将使用 `example_module_2`，将其输出连接到 `out` 端口。如果选择信号不匹配任何已知模块，则 `out` 信号为0。

此示例演示了如何在 FPGA 中根据上位机输入选择不同的例化模块，并将其输出连接到输出端口。