用task描述一个4选1多路选择器的程序代码

一个简单的4选1多路选择器可以用于控制四个信号线中只有一条能够通过，其他线路都被阻断。这个任务通常会在数字电路设计中遇到，例如作为I/O接口的一部分。下面是一个基本的Verilog HDL（硬件描述语言）示例，使用Case结构来实现：

module four_to_one_multiplexer(
    input wire [1:0] select,   // 输入选择信号，范围0-3选择哪一路输入
    input wire data_in[3:0],   // 四个输入数据
    output wire selected_data  // 输出结果
);

// Case statement for the multiplexer function
always @(*) begin
    case(select)
        0: selected_data = data_in[0];     // 当select=0时，选择data_in[0]
        1: selected_data = data_in[1];
        2: selected_data = data_in[2];
        3: selected_data = data_in[3];
        default: selected_data = 'Z;      // 非法选择，输出高阻
    endcase
end

// End of module declaration
endmodule

在这个代码中，`select`信号决定了哪一个输入被送到输出`selected_data`上。如果`select`为0，第一路的数据会被选择；如果是1、2或3，相应的数据会通过。