IC设计常用语言是什么？

IC设计常用的语言包括Verilog、VHDL、SystemVerilog、SystemC等。其中Verilog是最为常用的一种，它是一种硬件描述语言，用于描述数字逻辑电路的行为和结构。VHDL也是一种硬件描述语言，用于描述数字电路和模拟电路的行为和结构。SystemVerilog是Verilog的扩展语言，包括了更多的特性和功能。SystemC是一种系统级建模语言，用于系统级别的建模和仿真。