DSP28335时钟
时间: 2023-09-02 11:09:07 浏览: 61
DSP28335时钟系统结构如下所示。时钟CLKIN经过PLL模块后产生时钟SYSCLKOUT,SYSCLKOUT的频率与CLKIN相同。SYSCLKOUT被分发给各个片内外设作为时钟信号。为了实现低功耗和不同频率的时钟,需要对每个外设的时钟进行开关控制和SYSCLKOUT进行不同的分频处理。具体的时钟配置和分频处理可以通过设置外设时钟控制寄存器PCLKCR和高低频外设时钟分频寄存器SPCP来实现。在DSP28335进行开发时,通常需要给使用到的外设提供时钟信号,因此需要对各个外设的时钟进行使能。例如,通过设置SysCtrlRegs.PCLKCR0.bit.ADCENCLK=1可以使能ADC的时钟,通过设置SysCtrlRegs.PCLKCR1.bit.ECAP1ENCLK=1可以使能SCIA的时钟,通过设置SysCtrlRegs.PCLKCR3.bit.GPIOINENCLK=1可以使能GPIO的时钟。<span class="em">1</span><span class="em">2</span><span class="em">3</span>
#### 引用[.reference_title]
- *1* [DSP28335系统时钟](https://blog.csdn.net/tapangjue3478/article/details/110385294)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v93^chatsearchT3_2"}}] [.reference_item style="max-width: 50%"]
- *2* *3* [TMS320F28335时钟(2) -----外设时钟初始化详解](https://blog.csdn.net/lygoflying/article/details/50449227)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v93^chatsearchT3_2"}}] [.reference_item style="max-width: 50%"]
[ .reference_list ]