verilog编写程序实现以下功能：已知从ccc单元开始存有10个8位带符号数，要求统计其中负数的个数放在NEGA字节单元，并显示在CRT上（设负数个数在0~9之间）

以下是一个简单的Verilog程序，实现了该功能：

module nega_counter (
    input clk,
    input rst,
    input [7:0] ccc_data,
    output reg [3:0] nega_count
);

reg [7:0] data[0:9];
wire [3:0] count;

// 用一个计数器来统计负数个数
assign count = $countones({data[0][7], data[1][7], data[2][7], data[3][7], data[4][7],
                           data[5][7], data[6][7], data[7][7], data[8][7], data[9][7]});
assign nega_count = (count <= 9) ? count : 9;

// 时钟上升沿时，把ccc单元的数据存入数组中
always @(posedge clk) begin
    if (rst) begin
        data <= 0;
    end else begin
        data[0] <= ccc_data;
        data[1] <= data[0];
        data[2] <= data[1];
        data[3] <= data[2];
        data[4] <= data[3];
        data[5] <= data[4];
        data[6] <= data[5];
        data[7] <= data[6];
        data[8] <= data[7];
        data[9] <= data[8];
    end
end

endmodule

该程序包含一个计数器，用于统计负数个数。它通过将存储在 `data` 数组中的每个数字的最高位与运算来确定是否为负数。然后，将统计到的负数个数存储在 `nega_count` 寄存器中，并将其限制在0到9之间。最后，将 `nega_count` 的值传送到 `NEGA` 字节单元进行显示。

请注意，此程序假定输入数据是按顺序存储在 `ccc` 单元中的。如果存储方式不同，则需要相应地修改程序。