时序逻辑电路FPGA代码

根据提供的引用内容，时序逻辑电路是数字电路的一种，它的输出不仅取决于当前的输入，还取决于之前的输入状态。FPGA是一种可编程逻辑器件，可以通过编写代码实现数字电路的设计。下面是一个简单的时序逻辑电路FPGA代码的例子：

module counter(
    input clk, // 时钟信号
    input rst, // 复位信号
    output reg [3:0] count // 输出计数值
);

always @(posedge clk or posedge rst) begin
    if (rst) begin
        count <= 4'b0000; // 复位时计数器清零
    end else begin
        count <= count + 1; // 每个时钟周期计数器加1
    end
end

endmodule

这个代码实现了一个4位计数器，每个时钟周期计数器的值加1，当复位信号为高电平时计数器清零。需要注意的是，这只是一个简单的例子，实际的时序逻辑电路设计可能会更加复杂。

--相关问题--:
1. 什么是FPGA？
2. 时序逻辑电路和组合逻辑