cadence PMOS结构

### PMOS结构在Cadence中的设计与仿真

#### 1. 创建PMOS器件模型
为了在Cadence中创建PMOS器件，需先定义其参数并建立相应的物理模型。这通常涉及选择特定工艺库文件（如TSMC 0.18 μm CMOS工艺），该文件包含了制造过程中使用的具体尺寸和技术细节[^2]。

# 加载所需技术文件
loadTechFile "tsmc180nm.tf"

#### 2. 绘制版图(Layout Design)
利用Virtuoso Layout Editor绘制PMOS晶体管的实际几何形状。此过程包括但不限于定义源极(Source)、漏极(Drain)以及栅极(Gate)，并通过金属层连接这些端子形成完整的MOSFET结构。对于PMOS而言，还需要特别注意衬底接触(Substrate Contact)的设计以确保良好的电气性能[^1]。

// 定义PMOS布局边界框大小
set pmos_width 7.2 ; set pmos_length 0.6 ;
box size $pmos_width $pmos_length;
createDevice pmn nch_well poly gate_contact source_drain ;
addSubstrateContact ;

#### 3. 构建原理图(Schematic Construction)
通过Schematic Editor构建包含PMOS在内的电路网络表示形式。此时可以添加其他组件比如电阻器、电容器等来组成更复杂的放大器或其他功能模块，并指定各元件之间的互连关系以便后续分析计算之用[^4]。

* SPICE netlist example for simple inverter using PMOS and NMOS transistors.
M1 out in vdd vss PMOS L=0.18U W=3.6U
M2 out in vss vss NMOS L=0.18U W=1.8U
Vvdd vdd 0 DC 5
Vin in 0 PULSE(0 5 1US 1NS 1NS 1US 2US)
.model PMOS pmos(Vto=-0.7 kp'=90ua/v^2 gamma=0.4 phi=0.7 lambda=0.02)
.model NMOS nmos(Vto=0.7 kp'=450ua/v^2 gamma=0.4 phi=0.7 lambda=0.02)
.tran 1ns 1us
.end

#### 4. 运行直流扫描和交流响应测试
完成上述准备工作之后即可执行DC Sweep操作获取I-V曲线特征；另外还可以实施AC Analysis测量频率范围内增益相位变化情况从而评估稳定性指标PSRR等方面的表现。

# 执行直流工作点求解
op -dc
# 开始传输函数频域扫频
ac dec 1k 1meg

#### 5. 提取寄生效应影响下的精确网表
当关注实际加工偏差可能带来的影响时，则有必要基于最终版本的layout提取出考虑了RC延迟等因素后的SPICE Netlist用于进一步深入研究噪声特性等问题[^3]。

# 使用Calibre xACT工具进行LVS验证及寄生参数抽取
calibrexact -lvs -rcextraction my_design.scs