74138设计加减法器的电路图

以下是使用74138构建4位二进制加减法器的电路图：


在上图中，A和B分别为两个4位二进制数的输入。译码器1和译码器2将输入转换为8个输出线路的状态。这些输出线路通过异或门相连，实现二进制加法器的功能。借位器的输入来自两个输入二进制数的最高位，它通过与非门将借位信号传递到加法器的下一位。最终结果通过逻辑门输出。