always @ (posedge dri_clk or negedge rst_n) begin if (!rst_n) num <= 24'b0; else begin if (data5 || point[5]) begin num[23:20] <= data5; num[19:16] <= data4; num[15:12] <= data3; num[11:8] <= data2; num[ 7:4] <= data1; num[ 3:0] <= data0; end else begin if (data4 || point[4]) begin num[19:0] <= {data4,data3,data2,data1,data0}; if(sign) num[23:20] <= 4'd11; else num[23:20] <= 4'd10; end else begin if (data3 || point[3]) begin num[15: 0] <= {data3,data2,data1,data0}; num[23:20] <= 4'd10; if(sign) num[19:16] <= 4'd11; else num[19:16] <= 4'd10; end

时间: 2024-04-18 08:24:04 浏览: 29
RAR

dff_clk.rar_dff verilog_d触发器_verilog d

这段代码是一个Verilog HDL的always块，用于在时钟上升沿或复位信号下更新num的值。 首先，如果复位信号rst_n为低电平（即复位状态），则将num赋值为24位的全零。 否则，进入else块，根据条件判断更新num的不同部分。 如果data5或point[5]为真，则将num的第23到20位赋值为data5的值，第19到16位赋值为data4的值，第15到12位赋值为data3的值，第11到8位赋值为data2的值，第7到4位赋值为data1的值，最后的第3到0位赋值为data0的值。 如果data4或point[4]为真，则将num的第19到0位赋值为{data4,data3,data2,data1,data0}，即将data4到data0按顺序合并成20位二进制数。然后根据sign的值进行判断，如果sign为真，则将num的第23到20位赋值为4'd11（二进制11），否则赋值为4'd10（二进制10）。 如果data3或point[3]为真，则将num的第15到0位赋值为{data3,data2,data1,data0}，即将data3到data0按顺序合并成16位二进制数。然后将num的第23到20位赋值为4'd10（二进制10）。接着根据sign的值进行判断，如果sign为真，则将num的第19到16位赋值为4'd11（二进制11），否则赋值为4'd10（二进制10）。 根据代码中的部分片段，可能还有其他条件判断和赋值操作，但由于提供的代码不完整，无法确定完整的逻辑。
阅读全文

相关推荐

zip

dff.zip_dff vpr_flip flop_flowernjz_it_read55n

always @(posedge clk or negedge rst) begin if (!rst) q <= 1'b0; else q <= d; end endmodule 在这个模块中，posedge clk 表示在时钟的上升沿触发，negedge rst 表示在复位信号的下降沿触发。...
rar

clk_div.rar_clk div_clk_div源代码

always @(posedge clk_in or posedge reset) begin if (reset) begin counter <= 0; clk_out <= 0; end else if (counter == (2**N - 1)) begin counter <= 0; clk_out <= ~clk_out; // 翻转输出时钟 end ...

always @ (posedge CLK_400M or negedge rst_n)begin if(!rst_n) cnt_clk <= 3'b0; else cnt_clk <= cnt_clk + 3'b1; end always @ (posedge CLK_400M or negedge rst_n)begin if(!rst_n) sclk <= 1'b0; else sclk <= cnt_clk[2]; end

当复位信号rst_n为低电平（逻辑0）时，将计数器复位为3'b0。当复位信号rst_n为高电平（逻辑1）时，计数器每次加1，实现计数功能。 然后，在第二个always块中，在时钟信号和复位信号的敏感条件下，根据计数器的...

always @ (posedge CLK_400M or negedge rst_n)begin if(!rst_n) sclk <= 1'b0; else sclk <= cnt_clk[2]; end

需要注意的是，这段代码中使用了时序敏感的always @(posedge CLK_400M or negedge rst_n)语句，表示在输入的时钟信号上升沿或复位信号下降沿发生时执行。 这只是代码片段，完整的代码可能还包括其他部分来实现...

always @(posedge clk or negedge rst_n) begin if(!rst_n) begin clk_cnt <= 4'd0; dri_clk <= 1'b1; end else if(clk_cnt == CLK_DIVIDE / 2 - 1) begin clk_cnt <= 4'd0; dri_clk <= ~dri_clk; end else begin clk_cnt <= clk_cnt + 1'b1; dri_clk <= dri_clk; end end

同时，dri_clk寄存器的值保持不变（dri_clk <= dri_clk）。 总结起来，这段代码描述了一个简单的时钟计数器和时钟信号翻转的逻辑。在时钟上升沿或复位信号下降沿时，根据不同的条件对计数器和时钟信号进行操作。

always@(posedge sys_clk or negedge rst_n) begin if(!rst_n) begin wr_cnt <=0; end else begin if(!full&&wr_en) begin mem[wr_p] <= din; wr_cnt <= wr_cnt +1; end end end always@(posedge clk_2 or negedge rst_n) begin if(!rst_n) begin rd_cnt <=0; end else begin if(!empty&&rd_en) begin dout_r <= mem[rd_p]; rd_cnt <= rd_cnt + 1; end end end

r 表示读取数据，wr_en 表示写入使能信号，rd_en 表示读取使能信号，full 表示缓存是否已满，empty 表示缓存是否为空，wr_p 表示写指针，rd_p 表示读指针，sys_clk 和 clk_2 分别表示系统时钟和缓存时钟，rst_n 表示...

always @(posedge clk or negedge rst_n) if(rst_n) clk_1 <= 1'b0; else clk_1 <= clk_0; always @(posedge clk or negedge rst_n) if(rst_n) clk_2 <= 1'b0; else clk_2 <= clk_1; always @(posedge clk or negedge rst_n) if(rst_n) clk_3 <= 1'b0; else clk_3 <= clk_2;

当复位信号 rst_n 为高电平时，所有时钟信号都被重置为低电平。否则，每个时钟信号都是前一个时钟信号的延迟版本。也就是说，clk_1 是 clk_0 的延迟版本，clk_2 是 clk_1 的延迟版本，以此类推。这种递推关系可以...

always @(posedge clk_adc or negedge rst_n) if(!rst_n) data <= 8'b00001111; else data <= ~data; */

当时钟信号clk_adc的上升沿到来时，或者复位信号rst_n的下降沿到来时，always块中的代码就会执行。 在这个always块中，首先判断当前是否处于复位状态（即rst_n信号为低电平）。如果处于复位状态，那么data信号被...

lways @(posedge sys_clk or negedge sys_rst_n) begin

这是一个 Verilog HDL 中的 always 块，用于描述...negedge sys_rst_n 表示在系统复位信号 sys_rst_n 的下降沿触发执行。也就是说，当系统时钟信号上升沿到来或系统复位信号下降沿到来时，always 块中的代码会被执行。

//状态机第一段--状态转移 always @(posedge clk or negedge rst_n) begin if (!rst_n) begin state_c<=IDEL; end else state_c<=state_n; end

1. always @(posedge clk or negedge rst_n) begin：使用 always 语句，表示该代码块会在时钟上升沿或者复位信号下降沿触发时执行。 2. if (!rst_n) begin ... end：如果复位信号 rst_n 为低电平，表示需要进行复位...

//同步 always @(posedge clk or negedge rst_n) begin if (!rst_n) begin key_r0<=1'b1; end else key_r0<=key; end

当时钟信号 "clk" 上升沿或者复位信号 "rst_n" 下降沿到来时，如果复位信号 "rst_n" 为低电平，则将 "key_r0" 置为高电平；否则将 "key_r0" 的值更新为 "key"。其中 "key" 是输入信号，"key_r0" 是输出信号。

always @(posedge clk or negedge rst_n) begin什么意思

这是Verilog语言中的一种时序逻辑电路的描述方式，用于在时钟上升沿或下降沿触发时...其中"posedge clk"表示时钟上升沿触发，"negedge rst_n"表示复位信号下降沿触发，"begin"和"end"之间的代码则是需要执行的指令。

always@ (posedge sys_clk or negedge rst_n) if(!rst_n) din <= 8'b00000000; else if(control == 10'b01111_11111 || control == 10'b10111_11111) //din <= 8'b11110000; din <= data_D_out; else //din <= 8'b00001111; din <= data_out; always@ (posedge sys_clk or negedge rst_n) if(!rst_n) begin wr_en <= 1'b1; rd_en <= 1'b0; end else if(full) wr_en <= 1'b0; else if(empty) rd_en <= 1'b0; else begin wr_en <= 1'b1; rd_en <= 1'b1; end

这是一个 Verilog 代码片段，其中 sys_clk 和 rst_n 分别表示系统时钟和复位信号，din 表示输入数据，control 表示控制信号，data_D_out 和 data_out 分别表示两种不同的输出数据。 在代码中，第一个 always 块通过...

always @ (posedge clk_60M or negedge rst_n)begin if(!rst_n) clk_10M <= 1'b0; else if(cnt == 3'd4) clk_10M <= 1'b1; else clk_10M <= 1'b0; end

它在时钟 clk_60M 的上升沿或复位信号 rst_n 的下降沿触发。如果复位信号 rst_n 为低电平，则将输出时钟 clk_10M 设置为低电平；否则，如果计数器 cnt 的值为 4，则将输出时钟 clk_10M 设置为高电平，否则将输出时钟...

always @ (posedge clk_50M or negedge rst_n)begin if(!rst_n) clk_10M <= 1'b0; else if(cnt == 3'd4) clk_10M <= 1'b1; else clk_10M <= 1'b0; end

它在时钟 clk_50M 的上升沿或复位信号 rst_n 的下降沿触发。如果复位信号 rst_n 为低电平，则将输出时钟 clk_10M 设置为低电平；否则，如果计数器 cnt 的值为 4，则将输出时钟 clk_10M 设置为高电平，否则将输出时钟...

always@(posedge i_clk or negedge i_rst_n) begin if(~i_rst_n) r_cnt_result <= 0; else begin if(i_clr_pwm_cnt) r_cnt_result <= 0; else if(r_cnt_result >= MAX_VALUE) r_cnt_result <= r_cnt_result; else if(i_clk_en) r_cnt_result <= r_cnt_result + 1; end end

根据您提供的代码片段，这是一个 always 块，用于在输入时钟 i_clk 的上升沿或输入复位信号 i_rst_n 的下降沿触发时执行操作。 在 always 块中，首先判断复位信号 i_rst_n 的状态。如果 i_rst_n 为低...

module crc8( data_in, clk, rst_n, crc7, crc6, crc5, crc4, crc3, crc2, crc1, crc0 ); input wire data_in; input wire clk; input wire rst_n; output wire crc7; output wire crc6; output wire crc5; output wire crc4; output wire crc3; output wire crc2; output wire crc1; output wire crc0; wire SYNTHESIZED_WIRE_5; reg DFF_inst8; reg DFF_inst; wire SYNTHESIZED_WIRE_2; wire SYNTHESIZED_WIRE_3; reg DFF_inst3; reg DFF_inst4; reg DFF_inst5; reg DFF_inst6; reg DFF_inst7; reg DFF_inst2; assign crc7 = DFF_inst8; assign crc6 = DFF_inst7; assign crc5 = DFF_inst6; assign crc4 = DFF_inst5; assign crc3 = DFF_inst4; assign crc2 = DFF_inst3; assign crc1 = DFF_inst2; assign crc0 = DFF_inst; always@(posedge clk or negedge rst_n) begin if (!rst_n) begin DFF_inst <= 1; end else begin DFF_inst <= SYNTHESIZED_WIRE_5; end end assign SYNTHESIZED_WIRE_5 = data_in ^ DFF_inst8; assign SYNTHESIZED_WIRE_2 = SYNTHESIZED_WIRE_5 ^ DFF_inst; always@(posedge clk or negedge rst_n) begin if (!rst_n) begin DFF_inst2 <= 1; end else begin DFF_inst2 <= SYNTHESIZED_WIRE_2; end end always@(posedge clk or negedge rst_n) begin if (!rst_n) begin DFF_inst3 <= 1; end else begin DFF_inst3 <= SYNTHESIZED_WIRE_3; end end always@(posedge clk or negedge rst_n) begin if (!rst_n) begin DFF_inst4 <= 1; end else begin DFF_inst4 <= DFF_inst3; end end always@(posedge clk or negedge rst_n) begin if (!rst_n) begin DFF_inst5 <= 1; end else begin DFF_inst5 <= DFF_inst4; end end always@(posedge clk or negedge rst_n) begin if (!rst_n) begin DFF_inst6 <= 1; end else begin DFF_inst6 <= DFF_inst5; end end always@(posedge clk or negedge rst_n) begin if (!rst_n) begin DFF_inst7 <= 1; end else begin DFF_inst7 <= DFF_inst6; end end always@(posedge clk or negedge rst_n) begin if (!rst_n) begin DFF_inst8 <= 1; end else begin DFF_inst8 <= DFF_inst7; end end assign SYNTHESIZED_WIRE_3 = SYNTHESIZED_WIRE_5 ^ DFF_inst2; endmodule 把这个代码修改成CRC-12编码器

always @(posedge clk or negedge rst_n) begin if (~rst_n) begin crc_reg <= 12'hFFF; end else begin crc_reg <= crc_next; end end assign crc_next[11:0] = {crc_reg[10:0], 1'b0} ^ (data_in << 4); ...

always @(posedge sys_clk or negedge sys_rst_n)begin if(!sys_rst_n) cnt <= 25'b0; else if (cnt < TWINKLE_CNT - 1'b1) cnt <= cnt + 1'b1; else cnt <= 25'b0; end

当系统时钟 sys_clk 的上升沿到达或系统复位信号 sys_rst_n 的下降沿到达时，始终执行该块中的代码。 在代码块中，首先判断 sys_rst_n 是否为低电平（即系统是否复位），如果是，则将一个长度为 25 位的计数器变量 ...

module huibojiance( //超声波测距模块 input wire clk, input wire clk_on, input wire rst_n, input wire echo, output wire [31:0] data ); parameter T_MAX = 16'd36_000; reg r1_echo,r2_echo; wire echo_pos,echo_neg; reg [15:0] r_cnt; reg [31:0] data_r; //边缘检测 always @(posedge clk or negedge rst_n) begin if (!rst_n) begin r1_echo <= 1'b0; r2_echo <= 1'b0; end else begin r1_echo <= echo; r2_echo <= r1_echo; end end assign echo_neg = ~r1_echo & r2_echo;//下降沿检测 //echo电平检测 always @(posedge clk_on or negedge rst_n) begin if (!rst_n) begin r_cnt <= 1'b0; end else if (echo) begin if (r_cnt >= T_MAX - 1'b1) begin r_cnt <= r_cnt; end else begin r_cnt <= r_cnt + 1'b1; end end else begin r_cnt <= 1'b0; end end //计算距离 always @(posedge clk_on or negedge rst_n) begin if (!rst_n) begin data_r <= 2'd2; end else if (echo_neg) begin data_r <= r_cnt * 34 / 1000;//单位：厘米 end else begin data_r <= data_r; end end assign data = data_r >> 1; endmodule

使用always @(posedge clk_on or negedge rst_n)语句块对echo信号进行检测，当echo信号为高电平时，计数器r_cnt会逐渐增加，当计数器的值达到时间最大值T_MAX时，计数器的值不再增加；当echo信号为低电...

最新推荐

recommend-type

基于python的垃圾分类系统资料齐全+详细文档.zip

【资源说明】 基于python的垃圾分类系统资料齐全+详细文档.zip 【备注】 1、该项目是个人高分项目源码，已获导师指导认可通过，答辩评审分达到95分 2、该资源内项目代码都经过测试运行成功，功能ok的情况下才上传的，请放心下载使用！ 3、本项目适合计算机相关专业(人工智能、通信工程、自动化、电子信息、物联网等)的在校学生、老师或者企业员工下载使用，也可作为毕业设计、课程设计、作业、项目初期立项演示等，当然也适合小白学习进阶。 4、如果基础还行，可以在此代码基础上进行修改，以实现其他功能，也可直接用于毕设、课设、作业等。 欢迎下载，沟通交流，互相学习，共同进步！
recommend-type

基于java的网上书城系统设计与实现.docx

基于java的网上书城系统设计与实现.docx
recommend-type

基于Go语言Gin框架的订单管理系统，正在建设中，本身为简单Demo，有助于掌握Go语言语法以及Gin开发框架简单使用，喜欢就点个Star吧！.zip

基于Go语言Gin框架的订单管理系统，正在建设中，本身为简单Demo，有助于掌握Go语言语法以及Gin开发框架简单使用，喜欢就点个Star吧！订单管理系统正在施工中，本身为简单的Demo，有助于帮助掌握Go语言语法以及Gin开发框架简单使用，喜欢就点个Star吧！准备工作資料本项目数据库为mysql-8.0.29-winx64，数据字段如下所示提供 SQL 语句一键构建表DROP TABLE IF EXISTS userinfo;CREATE TABLE userinfo ( userid INT AUTO_INCREMENT PRIMARY KEY, username VARCHAR(50) NOT NULL, password VARCHAR(255) NOT NULL, registerAt TIMESTAMP DEFAULT CURRENT_TIMESTAMP, status INT DEFAULT 1, isdelete INT DEFAULT 0);DROP TABLE IF EXISTS shops;CREATE
recommend-type

C语言数组操作：高度检查器编程实践

资源摘要信息: "C语言编程题之数组操作高度检查器" C语言是一种广泛使用的编程语言，它以其强大的功能和对低级操作的控制而闻名。数组是C语言中一种基本的数据结构，用于存储相同类型数据的集合。数组操作包括创建、初始化、访问和修改元素以及数组的其他高级操作，如排序、搜索和删除。本资源名为“c语言编程题之数组操作高度检查器.zip”，它很可能是一个围绕数组操作的编程实践，具体而言是设计一个程序来检查数组中元素的高度。在这个上下文中，“高度”可能是对数组中元素值的一个比喻，或者特定于某个应用场景下的一个术语。 知识点1：C语言基础 C语言编程题之数组操作高度检查器涉及到了C语言的基础知识点。它要求学习者对C语言的数据类型、变量声明、表达式、控制结构（如if、else、switch、循环控制等）有清晰的理解。此外，还需要掌握C语言的标准库函数使用，这些函数是处理数组和其他数据结构不可或缺的部分。 知识点2：数组的基本概念 数组是C语言中用于存储多个相同类型数据的结构。它提供了通过索引来访问和修改各个元素的方式。数组的大小在声明时固定，之后不可更改。理解数组的这些基本特性对于编写有效的数组操作程序至关重要。 知识点3：数组的创建与初始化 在C语言中，创建数组时需要指定数组的类型和大小。例如，创建一个整型数组可以使用int arr[10];语句。数组初始化可以在声明时进行，也可以在之后使用循环或单独的赋值语句进行。初始化对于定义检查器程序的初始状态非常重要。 知识点4：数组元素的访问与修改 通过使用数组索引（下标），可以访问数组中特定位置的元素。在C语言中，数组索引从0开始。修改数组元素则涉及到了将新值赋给特定索引位置的操作。在编写数组操作程序时，需要频繁地使用这些操作来实现功能。 知识点5：数组高级操作 除了基本的访问和修改之外，数组的高级操作包括排序、搜索和删除。这些操作在很多实际应用中都有广泛用途。例如，检查器程序可能需要对数组中的元素进行排序，以便于进行高度检查。搜索功能用于查找特定值的元素，而删除操作则用于移除数组中的元素。 知识点6：编程实践与问题解决 标题中提到的“高度检查器”暗示了一个具体的应用场景，可能涉及到对数组中元素的某种度量或标准进行判断。编写这样的程序不仅需要对数组操作有深入的理解，还需要将这些操作应用于解决实际问题。这要求编程者具备良好的逻辑思维能力和问题分析能力。 总结：本资源"c语言编程题之数组操作高度检查器.zip"是一个关于C语言数组操作的实际应用示例，它结合了编程实践和问题解决的综合知识点。通过实现一个针对数组元素“高度”检查的程序，学习者可以加深对数组基础、数组操作以及C语言编程技巧的理解。这种类型的编程题目对于提高编程能力和逻辑思维能力都有显著的帮助。
recommend-type

管理建模和仿真的文件

管理Boualem Benatallah引用此版本：布阿利姆·贝纳塔拉。管理建模和仿真。约瑟夫-傅立叶大学-格勒诺布尔第一大学，1996年。法语。NNT：电话：00345357HAL ID：电话：00345357https://theses.hal.science/tel-003453572008年12月9日提交HAL是一个多学科的开放存取档案馆，用于存放和传播科学研究论文，无论它们是否被公开。论文可以来自法国或国外的教学和研究机构，也可以来自公共或私人研究中心。L’archive ouverte pluridisciplinaire
recommend-type

【KUKA系统变量进阶】：揭秘从理论到实践的5大关键技巧

![【KUKA系统变量进阶】：揭秘从理论到实践的5大关键技巧](https://giecdn.blob.core.windows.net/fileuploads/image/2022/11/17/kuka-visual-robot-guide.jpg) 参考资源链接：[KUKA机器人系统变量手册（KSS 8.6 中文版）：深入解析与应用](https://wenku.csdn.net/doc/p36po06uv7?spm=1055.2635.3001.10343) # 1. KUKA系统变量的理论基础 ## 理解系统变量的基本概念 KUKA系统变量是机器人控制系统中的一个核心概念，它允许
recommend-type

如何使用Python编程语言创建一个具有动态爱心图案作为背景并添加文字'天天开心（高级版）'的图形界面？

要在Python中创建一个带动态爱心图案和文字的图形界面，可以结合使用Tkinter库（用于窗口和基本GUI元素）以及PIL（Python Imaging Library）处理图像。这里是一个简化的例子，假设你已经安装了这两个库： 首先，安装必要的库： ```bash pip install tk pip install pillow ``` 然后，你可以尝试这个高级版的Python代码： ```python import tkinter as tk from PIL import Image, ImageTk def draw_heart(canvas): heart = I
recommend-type

基于Swift开发的嘉定单车LBS iOS应用项目解析

资源摘要信息:"嘉定单车汇(IOS app).zip" 从标题和描述中，我们可以得知这个压缩包文件包含的是一套基于iOS平台的移动应用程序的开发成果。这个应用是由一群来自同济大学软件工程专业的学生完成的，其核心功能是利用位置服务（LBS）技术，面向iOS用户开发的单车共享服务应用。接下来将详细介绍所涉及的关键知识点。 首先，提到的iOS平台意味着应用是为苹果公司的移动设备如iPhone、iPad等设计和开发的。iOS是苹果公司专有的操作系统，与之相对应的是Android系统，另一个主要的移动操作系统平台。iOS应用通常是用Swift语言或Objective-C（OC）编写的，这在标签中也得到了印证。 Swift是苹果公司在2014年推出的一种新的编程语言，用于开发iOS和macOS应用程序。Swift的设计目标是与Objective-C并存，并最终取代后者。Swift语言拥有现代编程语言的特性，包括类型安全、内存安全、简化的语法和强大的表达能力。因此，如果一个项目是使用Swift开发的，那么它应该会利用到这些特性。 Objective-C是苹果公司早前主要的编程语言，用于开发iOS和macOS应用程序。尽管Swift现在是主要的开发语言，但仍然有许多现存项目和开发者在使用Objective-C。Objective-C语言集成了C语言与Smalltalk风格的消息传递机制，因此它通常被认为是一种面向对象的编程语言。 LBS（Location-Based Services，位置服务）是基于位置信息的服务。LBS可以用来为用户提供地理定位相关的信息服务，例如导航、社交网络签到、交通信息、天气预报等。本项目中的LBS功能可能包括定位用户位置、查找附近的单车、计算骑行路线等功能。 从文件名称列表来看，包含的三个文件分别是： 1. ios期末项目文档.docx：这份文档可能是对整个iOS项目的设计思路、开发过程、实现的功能以及遇到的问题和解决方案等进行的详细描述。对于理解项目的背景、目标和实施细节至关重要。 2. 移动应用开发项目期末答辩.pptx：这份PPT文件应该是为项目答辩准备的演示文稿，里面可能包括项目的概览、核心功能演示、项目亮点以及团队成员介绍等。这可以作为了解项目的一个快速入门方式，尤其是对项目的核心价值和技术难点有直观的认识。 3. LBS-ofo期末项目源码.zip：这是项目的源代码压缩包，包含了完成单车汇项目所需的全部Swift或Objective-C代码。源码对于理解项目背后的逻辑和实现细节至关重要，同时也是评估项目质量、学习最佳实践、复用或扩展功能的基础。 综合上述信息，"嘉定单车汇(IOS app).zip"不仅仅是一个应用程序的压缩包，它还代表了一个团队在软件工程项目中的完整工作流程，包含了项目文档、演示材料和实际编码，为学习和评估提供了一个很好的案例。
recommend-type

"互动学习：行动中的多样性与论文攻读经历"

多样性她- 事实上SCI NCES你的时间表ECOLEDO C Tora SC和NCESPOUR l’Ingén学习互动，互动学习以行动为中心的强化学习学会互动，互动学习，以行动为中心的强化学习计算机科学博士论文于2021年9月28日在Villeneuve d'Asq公开支持马修·瑟林评审团主席法布里斯·勒菲弗尔阿维尼翁大学教授论文指导奥利维尔·皮耶昆谷歌研究教授：智囊团论文联合主任菲利普·普雷教授，大学。里尔/CRISTAL/因里亚报告员奥利维耶·西格德索邦大学报告员卢多维奇·德诺耶教授，Facebook /索邦大学审查员越南圣迈IMT Atlantic高级讲师邀请弗洛里安·斯特鲁布博士，Deepmind对于那些及时看到自己错误的人...3谢谢你首先，我要感谢我的两位博士生导师Olivier和Philippe。奥利维尔，"站在巨人的肩膀上"这句话对你来说完全有意义了。从科学上讲，你知道在这篇论文的（许多）错误中，你是我可以依
recommend-type

PROTEUS符号定制指南：个性化元件创建与修改的全面攻略

![PROTEUS符号定制指南：个性化元件创建与修改的全面攻略](https://circuits-diy.com/wp-content/uploads/2020/05/74LS00-pinout.png) 参考资源链接：[Proteus电子元件符号大全：从二极管到场效应管](https://wenku.csdn.net/doc/1fahxsg8um?spm=1055.2635.3001.10343) # 1. PROTEUS符号定制基础知识 PROTEUS符号定制是电子工程设计中不可或缺的一环，它允许设计者创建和修改电路元件符号，以符合特定的设计需求。本章将为你提供关于PROTEUS符号