用例化语句，调用2选1选择器实现4选1多路选择器的vhdl文本

在VHDL设计语言中，实现一个4选1多路选择器（Multiplexer）通常会利用基本的2选1选择器（也称为MUX，全称Multiplexor），通过级联和条件控制来完成。假设我们有两个基本的2选1 MUX，我们可以用它们来构建4输入的多路选择器。这里是一个简单的示例：

library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

entity four_to_one_mux is
    Port ( A, B, C, D : in STD_LOGIC;   -- 4个输入信号
           sel : in STD_LOGIC_VECTOR(1 downto 0); -- 2位选择信号
           output : out STD_LOGIC);
end four_to_one_mux;

architecture Behavioral of four_to_one_mux is
begin
    process(A, B, C, D, sel)
        variable temp : STD_LOGIC;
    begin
        if sel = "00" then  -- 当sel=00时，MUX1选择A和B
            temp <= A;
        elsif sel = "01" then
            temp <= B;
        elsif sel = "10" then  -- 同理，sel=10时，MUX2选择C和D
            temp <= C;
        else
            temp <= D;         -- sel=11时，MUX2的输出就是输出端口
        end if;

        output <= temp;       -- 将临时结果赋值给输出
    end process;
end Behavioral;

-- 这里只展示了4选1 MUX的主体部分，实际应用中需要将两个2选1 MUX组合起来
-- 比如，你可以定义两个2选1 MUX（mux1、mux2），然后用sel[0]连接到mux1的sel，sel[1]连接到mux2的sel，
-- 然后再将各自的output连接到最终的output上。