某存储器最小32KB地址空间为系统程序区,与其相邻的16KB地址空间为用户程序区。现有下列存储芯片:32K×1的DRAM、16K×4的DRAM、16K×8的ROM。要求: (1)、通过计算,合理选用上述存储芯片并选择扩展方式。 (2)、画出该存储器组成的逻辑框图。 (3)、设存储器读写周期均为0.5μs,CPU在1μs内至少访问一次。试问刷新用户程序区采用那种刷新方式比较合理?两次刷新操作的最大时间间隔是多少?对用户程序区全部存储单元刷新一遍所需的实际时间是多少(最大刷新间隔为2ms)?
时间: 2024-03-01 22:53:50 浏览: 269
DRAM的单元结构刷新
1. 计算可得,使用一个32K×1的DRAM芯片可以满足系统程序区的存储需求,使用两个16K×4的DRAM芯片可以满足用户程序区的存储需求。由于DRAM需要定期刷新,而ROM不需要刷新,因此选择使用16K×8的ROM芯片作为系统程序区的扩展,而使用两个16K×4的DRAM芯片作为用户程序区的扩展。
2. 该存储器的逻辑框图如下所示:
```
+--------+
| CPU |
+--------+
|
|
+--------+
| |
| 32K |
| DRAM |
| |
+--------+
|
|
+--------+
| |
| 16K×8 |
| ROM |
| |
+--------+
|
|
+--------+ +--------+
| | | |
| 16K×4 | | 16K×4 |
| DRAM | | DRAM |
| | | |
+--------+ +--------+
```
3. 由于存储器读写周期为0.5μs,CPU在1μs内至少访问一次,因此可以采用间隔半个周期的刷新方式,即每0.25μs刷新一次。两次刷新操作的最大时间间隔为2ms,因为在2ms内,一个DRAM的所有存储单元最多刷新8次(刷新周期为0.25μs),而DRAM的刷新周期通常为64ms,因此最多可以容忍8次刷新操作的间隔时间。
对用户程序区全部存储单元刷新一遍所需的实际时间为32ms(16K×4的DRAM芯片有4个存储体,共16个存储体,每个存储体需要刷新2次,因此总共需要刷新32次,每次刷新需要0.25μs,因此总共需要8μs,即0.008ms,因此刷新全部存储单元需要的实际时间为32ms)。在这个时间内,可以进行最多128次CPU访问操作。
阅读全文