在Quartus18.1中在只有9个拨码开关的条件下输出信号频率范围为10Hz～10MHz，输出信号频率可分段调节。其中，在10Hz～100kHz范围内步进间隔为10Hz；在100kHz～1MHz范围内步进间隔为100Hz；在1MHz～10MHz范围内步进间隔为1kHz。输出信号频率值可通过按键进行设置。

首先，我们需要一个时钟信号用于计数。假设我们使用50MHz的时钟信号，我们可以使用一个计数器来计算输出信号的频率。由于输出信号的频率可以分段调节，我们需要使用一个状态机来控制计数器的计数范围。

在10Hz～100kHz范围内，我们需要计数器计数500000个时钟周期才能输出一个周期的信号。在100kHz～1MHz范围内，我们需要计数器计数5000个时钟周期才能输出一个周期的信号。在1MHz～10MHz范围内，我们需要计数器计数500个时钟周期才能输出一个周期的信号。

因此，我们需要一个状态机来根据按键输入控制计数器的计数范围，以及计数器计数完成后输出一个周期的信号。

以下是一个可能的Verilog代码实现：

module freq_generator (
    input clk,
    input [8:0] sw,
    input btn,
    output reg out
);

reg [23:0] count;
reg [1:0] state;

always @(posedge clk) begin
    case(state)
        2'b00: count <= count + 500000; // 10Hz - 100kHz
        2'b01: count <= count + 5000;   // 100kHz - 1MHz
        2'b10: count <= count + 500;    // 1MHz - 10MHz
    endcase
end

always @(posedge clk, posedge btn) begin
    if(btn) begin
        if(sw <= 9'h064) begin         // 10Hz - 100kHz
            state <= 2'b00;
            out <= count[23];
        end else if(sw <= 9'h3E8) begin // 100kHz - 1MHz
            state <= 2'b01;
            out <= count[22];
        end else begin                 // 1MHz - 10MHz
            state <= 2'b10;
            out <= count[21];
        end
    end
end

endmodule

在上面的代码中，计数器使用24位的寄存器`count`来计数。状态机使用2位的寄存器`state`来控制计数器的计数范围。`btn`是一个按键输入信号，用于触发按键操作。按键操作会根据拨码开关`sw`的值设置状态机的状态，并将输出信号的值设置为计数器的最高位。

请注意，以上代码仅供参考，并未经过严格测试和验证，因此可能存在错误和问题。实际应用中，需要根据具体需求进行修改和优化。