那如果没有实现ram存储模块程序又是怎么样的

如果没有实现RAM存储模块，可以使用Verilog中的$readmemh和$writememh指令实现RAM存储器的读写操作，这些指令可以在Verilog代码中直接使用。

下面是一个使用$readmemh和$writememh指令实现RAM读写操作的示例程序：

module timer_ram (
    input logic clk, // 时钟信号
    input logic start, // 启动计时信号
    input logic [7:0] addr, // RAM地址
    input logic write_en, // 写RAM使能信号
    output reg [23:0] count // 计数器值
);

reg [23:0] count_reg = 0; // 内部计数器寄存器

always @(posedge clk) begin
    if (start) begin
        count_reg <= 0;
        count <= 0;
    end else begin
        count_reg <= count_reg + 1;
        if (count_reg == 1000000) begin // 1秒钟
            count_reg <= 0;
            count <= count + 1;
        end
    end
end

// 写RAM操作
always @(posedge clk) begin
    if (write_en) begin
        $writememh("ram.txt", addr, count);
    end
end

// 读RAM操作
always @(posedge clk) begin
    if (!write_en) begin
        $readmemh("ram.txt", ram);
        count <= ram[addr];
    end
end

endmodule

该程序使用$readmemh和$writememh指令分别实现了RAM存储器的读写操作。在写使能信号为高电平时，将计时器的值写入以HEX格式存储的文件（"ram.txt"）中；在写使能信号为低电平时，从文件中读取RAM存储器的值，然后将对应地址的值赋值给计时器。

需要注意的是，使用$readmemh和$writememh指令实现RAM存储器的读写操作需要使用文件进行中间存储，因此需要确保文件读写的正确性。同时，文件中存储的RAM值的位宽应与RAM存储器的位宽相同。