写出最完整的spi协议的Verilog代码

SPI（Serial Peripheral Interface）是一种广泛应用于芯片间通信的串行通信协议。以下是一个简单的 SPI Master 的 Verilog 代码，包括时钟的生成、数据传输等。

module spi_master(
  input wire clk, // 时钟
  input wire rst, // 复位
  output reg cs_n, // 片选信号
  output reg sclk, // 时钟信号
  output reg mosi, // 主设备输出信号
  input reg miso // 主设备输入信号
);

  parameter IDLE = 2'b00, WRITE = 2'b01, READ = 2'b10;

  reg [1:0] state; // 状态机状态
  reg [7:0] tx_data; // 发送的数据
  reg [7:0] rx_data; // 接收的数据
  reg [2:0] bit_cnt; // 数据位计数器

  always @(posedge clk) begin
    if (rst) begin
      state <= IDLE;
      cs_n <= 1'b1;
      sclk <= 1'b0;
      mosi <= 1'b0;
      bit_cnt <= 3'b0;
      rx_data <= 8'd0;
    end else begin
      case (state)
        IDLE: begin
          cs_n <= 1'b1;
          sclk <= 1'b0;
          mosi <= 1'b0;
          bit_cnt <= 3'b0;
          if (tx_data != 8'd0) begin
            state <= WRITE;
          end else begin
            state <= READ;
          end
        end
        WRITE: begin
          sclk <= 1'b0;
          mosi <= tx_data[7 - bit_cnt];
          bit_cnt <= bit_cnt + 1;
          if (bit_cnt == 3'd7) begin
            bit_cnt <= 0;
            state <= READ;
          end
        end
        READ: begin
          sclk <= 1'b1;
          rx_data <= {rx_data[6:0], miso};
          bit_cnt <= bit_cnt + 1;
          if (bit_cnt == 3'd7) begin
            bit_cnt <= 0;
            state <= IDLE;
          end
        end
      endcase
    end
  end

endmodule

以上代码仅为示例，实际使用时需要根据具体情况进行修改和调整。