十进制计数器74LVC161 Quartus代码

以下是十进制计数器 74LVC161 的 Quartus 代码：

module decimal_counter(
    input clk,
    input reset,
    output reg [3:0] count
);

always @(posedge clk) begin
    if (reset) begin
        count <= 4'b0000;
    end else begin
        case (count)
            4'b0000: count <= 4'b0001;
            4'b0001: count <= 4'b0010;
            4'b0010: count <= 4'b0011;
            4'b0011: count <= 4'b0100;
            4'b0100: count <= 4'b0101;
            4'b0101: count <= 4'b0110;
            4'b0110: count <= 4'b0111;
            4'b0111: count <= 4'b1000;
            4'b1000: count <= 4'b1001;
            4'b1001: count <= 4'b0000;
        endcase
    end
end

endmodule

该代码实现了一个简单的四位十进制计数器，使用了一个时钟信号 clk 和一个复位信号 reset。计数器通过 case 语句实现，每次时钟上升沿时 count 的值都会根据 case 语句更新。当 reset 信号为高电平时，计数器会被复位为 0。

注意，该代码仅供参考，具体的实现方式可能因硬件平台等因素而异。