帮我写一个二位二进制比较器的Verilog代码
时间: 2024-06-04 11:10:44 浏览: 81
使用Verilog语言实现比较器
module binary_comparator (input [1:0] A, input [1:0] B, output equal, output greater, output lesser);
assign equal = (A == B);
assign greater = (A > B);
assign lesser = (A < B);
endmodule
阅读全文