vivado设计数字时钟代码

以下是一个简单的 Vivado 数字时钟设计代码，可以通过 FPGA 板上的 7 段 LED 显示器显示当前时间。

module digital_clock(
    input clock,
    output reg [3:0] hour_tens, 
    output reg [3:0] hour_ones, 
    output reg [3:0] minute_tens, 
    output reg [3:0] minute_ones, 
    output reg [3:0] second_tens, 
    output reg [3:0] second_ones
);

reg [26:0] counter = 0;
reg [6:0] hour = 0;
reg [6:0] minute = 0;
reg [6:0] second = 0;

always @(posedge clock) begin
    counter <= counter + 1;
    if (counter == 27'd49999999) begin
        counter <= 0;
        second <= second + 1;
        if (second == 60) begin
            second <= 0;
            minute <= minute + 1;
            if (minute == 60) begin
                minute <= 0;
                hour <= hour + 1;
                if (hour == 24) begin
                    hour <= 0;
                end
            end
        end
    end
end

assign hour_tens = hour / 10;
assign hour_ones = hour % 10;
assign minute_tens = minute / 10;
assign minute_ones = minute % 10;
assign second_tens = second / 10;
assign second_ones = second % 10;

endmodule

在这个设计中，我们使用了一个计数器 `counter`，每秒钟递增一次。一旦计数器达到 `27'd49999999`，即接近 50 MHz 时钟信号的一秒，我们将计数器重置为 0，并将秒数递增 1。如果分钟或小时也需要增加，则按照类似的方式进行操作。

最后，我们将时钟数字拆分成十位和个位，并将它们分别分配到不同的输出端口上，以便在 FPGA 板上的 7 段 LED 显示器上进行显示。