ti6678+缓存一致性

ti6678+缓存一致性是指在TI TMS320C6678多核处理器上解决缓存一致性的问题。该处理器具有多级缓存，包括L1缓存、L2缓存和可用作缓存的MSM（Multi-core Shared Memory）。当一个核心读写DDR内的数据时，数据会保存在L2缓存和L1D缓存中。如果该数据一直在缓存中，那么对该数据的读写操作都会直接在缓存中进行，而不会修改DDR中的数据，从而提高CPU的读写速度。然而，这可能导致其他核心读取DDR中的数据与缓存中的数据不一致的问题。

为了解决多核之间的缓存一致性问题，TI TMS320C6678提供了一种解决方案，即通过配置MAR（Memory Address Register）寄存器来控制某些地址空间的读取不使用缓存。每个MAR寄存器对应0x1000000个字节的地址空间。通过禁用缓存，可以确保数据所在地址不会被缓存，从而消除多核之间的数据不一致性问题。可以使用官方函数CACHE_enableCaching(Uint8 mar)来启用或禁用缓存，也可以自己实现，将MAR寄存器的bit 0写入0即可关闭缓存。

请注意，每个MAR寄存器对应的地址范围可以参考TI官方文档，具体的地址范围可能因为篇幅有限无法在此提供。