基于fpga的dds信号发生器代码，显示正弦波，方波，三角波

以下是基于FPGA的DDS信号发生器的代码示例，可以实现正弦波、方波和三角波的输出：

module dds_generator(
    input clk, //时钟信号
    input rst, //重置信号
    input [31:0] freq, //频率控制信号
    input [1:0] waveform, //波形选择信号
    output reg signed [15:0] out //输出信号
);

//内部寄存器
reg [31:0] phase_acc;
reg [31:0] phase_inc;

//常量定义
parameter WIDTH = 32;
parameter PI = 3.14159265358979323846;

//计算频率增量
always @ (posedge clk, posedge rst) begin
    if (rst) begin
        phase_acc <= 0;
        phase_inc <= 0;
    end else begin
        phase_acc <= phase_acc + phase_inc;
        phase_inc <= freq * (1 << WIDTH) / 100000000;
    end
end

//计算输出信号
always @ (posedge clk, posedge rst) begin
    if (rst) begin
        out <= 0;
    end else begin
        case (waveform)
            2'b00: out <= $signed($sin(phase_acc[WIDTH-1:0] * 2 * PI / (1 << WIDTH)) * (1 << 15)); //正弦波
            2'b01: out <= $signed(phase_acc[WIDTH-1]); //方波
            2'b10: out <= $signed(phase_acc[WIDTH-1] ? ~(phase_acc[WIDTH-2:0] << 1) : (phase_acc[WIDTH-2:0] << 1)); //三角波
            default: out <= 0;
        endcase
    end
end

endmodule

在原有的DDS信号发生器的基础上，增加了一个波形选择信号waveform，用于选择输出的波形类型。当waveform为00时，输出正弦波；当waveform为01时，输出方波；当waveform为10时，输出三角波。输出信号的计算方法也分别进行了修改，以实现不同类型的波形。其中，方波的计算方法为直接取相位累加器的最高位作为输出信号的值；三角波的计算方法为判断相位累加器的最高位，如果为1，输出 ~(phase_acc[WIDTH-2:0] << 1)，否则输出(phase_acc[WIDTH-2:0] << 1)。