组合逻辑电路设计FPGA实验

组合逻辑电路是数字电路中的一种基本电路，它的输出仅仅取决于该时刻的输入，与电路原来的状态无关。FPGA是一种可编程逻辑器件，可以通过编程实现各种数字电路的设计。下面是一个简单的组合逻辑电路设计FPGA实验的步骤：

1. 打开Vivado软件，创建一个新工程。
2. 在工程中创建一个新的Verilog文件，编写组合逻辑电路的代码。
3. 在工程中创建一个新的约束文件，定义FPGA芯片上各个引脚的功能和约束条件。
4. 在工程中生成比特流文件，将其下载到FPGA芯片中。
5. 连接FPGA芯片和其他外设，例如开发板上的按键、LED等。
6. 测试组合逻辑电路的功能，观察LED等外设的变化情况。

下面是一个简单的Verilog代码示例，实现了一个2:1的多路选择器：

module mux2to1(input a, b, sel, output reg y);
    always @ (a, b, sel)
        if (sel == 1'b0)
            y = a;
        else
            y = b;
endmodule