vivado HSSIO

Vivado HSSIO是一种用于高速串行输入/输出（HSSIO）接口的设计工具。通过Vivado HSSIO，可以模拟SI相关问题，使用IBIS模型或SPICE模型进行仿真。[1] 对于基于HSSIO向导的接口，可以通过以下的时序预算来分析发射端的时序预算。 在LVDS接收端的时序预算中，需要考虑未补偿的封装时钟偏移（package skew），并且该时序预算适用于差分输入。<span class="em">1</span><span class="em">2</span><span class="em">3</span>
#### 引用[.reference_title]
- *1* *2* *3* [68618 - UltraScale\UltraScale+ - High Speed SelectIO Timing Budget for Native mode](https://blog.csdn.net/techdev_user/article/details/130761326)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v93^chatsearchT3_1"}}] [.reference_item style="max-width: 100%"]
[ .reference_list ]