always begin if(cs==1) CLK_Out<=CLK_Div_1|CLK_Div_2; else begin CLK_Out<=0; end end always @ (posedge CLK_In) begin if(cs==1) begin if((CLK_Div_1==1)&&(CLK_Count>=CLK_Count_H)) begin CLK_Count<=1; CLK_Div_1<=0; end else if((CLK_Count>=CLK_Count_L)&&(CLK_Div_1==0)) begin CLK_Count<=1; CLK_Div_1<=1; end else CLK_Count<=CLK_Count+1; end else begin CLK_Count<=0; CLK_Div_1<=0; end end always @ (negedge CLK_In) begin if((CLK_Div_1==1)&&(CLK_Count_Odd==1)) CLK_Div_2=1; else CLK_Div_2=0; end
时间: 2023-12-31 14:06:27 浏览: 77
这段代码是一个时钟分频器。下面是对代码的注释:
```
always begin
if(cs==1) // 如果cs==1,即信号使能时
CLK_Out<=CLK_Div_1|CLK_Div_2; // 输出时钟信号为 CLK_Div_1 或 CLK_Div_2
else // 如果cs!=1,即信号未使能时
CLK_Out<=0; // 输出时钟信号为0
end
always @ (posedge CLK_In) // 在时钟输入端口上升沿触发时钟
begin
if(cs==1) // 如果cs==1
begin
if((CLK_Div_1==1)&&(CLK_Count>=CLK_Count_H)) // 如果CLK_Div_1==1和CLK_Count大于等于CLK_Count_H
begin
CLK_Count<=1; // 将CLK_Count设置为1
CLK_Div_1<=0; // 将CLK_Div_1设置为0
end
else if((CLK_Count>=CLK_Count_L)&&(CLK_Div_1==0)) // 如果CLK_Count大于等于CLK_Count_L且CLK_Div_1等于0
begin
CLK_Count<=1; // 将CLK_Count设置为1
CLK_Div_1<=1; // 将CLK_Div_1设置为1
end
else CLK_Count<=CLK_Count+1; // 否则,将CLK_Count加1
end
else // 如果cs!=1,即信号未使能时
begin
CLK_Count<=0; // 将CLK_Count设置为0
CLK_Div_1<=0; // 将CLK_Div_1设置为0
end
end
always @ (negedge CLK_In) // 在时钟输入端口下降沿触发时钟
begin
if((CLK_Div_1==1)&&(CLK_Count_Odd==1)) // 如果CLK_Div_1==1且CLK_Count_Odd==1
CLK_Div_2=1; // 将CLK_Div_2设置为1
else
CLK_Div_2=0; // 否则将CLK_Div_2设置为0
end
```
阅读全文