system verilog 结构体里能包含队列吗

是的，SystemVerilog 结构体能包含队列 (queue)。队列是一种动态大小的数据结构，可以在结构体中声明并使用。

以下是一个示例代码，展示了如何在 SystemVerilog 结构体中声明和使用队列：

typedef struct {
  logic [7:0] data;
  queue [7:0] fifo;
} my_struct;

在这个例子中，my_struct 是一个包含一个 8 位数据和一个 8 位队列的结构体。您可以在代码中使用这个结构体来声明变量，并对其中的队列进行操作。

需要注意的是，结构体中的队列是动态大小的，因此需要在使用之前对其进行初始化。可以使用 SystemVerilog 的内置函数来初始化队列，例如 $initq() 函数。