紫光FPGA开发工具

紫光FPGA开发工具是指紫光同创基于多年FPGA开发软件技术攻关与工程实践经验而研发的一款拥有国产自主知识产权的大规模FPGA开发软件，名为Pango Design Suite。该软件可以支持千万门级FPGA器件的设计开发，并且支持工业界标准的开发流程，能够实现从RTL综合到配置数据流生成下载的全套操作。

相关问题

紫光同创 FPGA 开发工具差分信号引脚分配

根据引用\[3\]中的信息，紫光同创FPGA开发工具提供了一个I/O Table界面，可以用来设置差分信号引脚的分配。在该界面中，可以设置差分信号引脚的名称、类型（input、output、inout）、约束的管脚、所在的bank、输入输出电压、IO标准、驱动电流、上拉下拉电阻、转换速率、输入迟滞模式、参考电压VREF模式、内部产生VREF和专用VREF输入管脚模式设置、DDR memory应用输入匹配电阻设置、差分输入的输入匹配电阻设置、驱动模式选择、输入或输出延迟、修正poly电流的default值、DDR模式输入内置端接电阻校准功能控制以及使用校准功能使能时的内置电阻值。通过在I/O Table界面中设置这些选项，可以完成差分信号引脚的分配。
#### 引用[.reference_title]
- *1* *2* [国产FPGA（紫光同创）—— 数据采集及千兆以太网传输（一）](https://blog.csdn.net/weixin_43726692/article/details/126892005)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v91^insertT0,239^v3^insert_chatgpt"}} ] [.reference_item]
- *3* [紫光同创国产FPGA学习之Physical Constraint Editor](https://blog.csdn.net/my_share/article/details/84556380)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v91^insertT0,239^v3^insert_chatgpt"}} ] [.reference_item]
[ .reference_list ]

紫光FPGA开发平台产生.vm网表文件

紫光FPGA开发平台可以通过综合、布局和布线等步骤将设计转化成网表文件。其中，综合是将设计源码转化为逻辑网表，布局是将逻辑网表转化为物理网表，而布线是将物理网表转化为最终的实际电路。

在紫光FPGA开发平台中，通过综合工具对设计源码进行分析和优化，生成逻辑网表文件。接着，通过布局工具将逻辑网表文件映射到FPGA芯片上的物理位置，并进行布线，生成物理网表文件。最后，可以通过后续的仿真、验证等步骤对设计进行验证，并生成最终的.vm网表文件。

需要注意的是，.vm网表文件是一种二进制文件，用于将设计转换为FPGA芯片的可执行文件。在进行FPGA设计时，需要将.vm网表文件下载到FPGA芯片上，才能让FPGA芯片实现所设计的功能。