verilog写一个SPI代码

以下是一个简单的Verilog代码实现SPI接口：

module SPI (
    input clk,            //时钟信号
    input rst,            //复位信号
    input [7:0] data_in,  //数据输入
    output [7:0] data_out,//数据输出
    output cs,            //片选信号
    output sclk,          //串行时钟信号
    output mosi,          //主机输出从机输入信号
    input miso            //主机输入从机输出信号
);

    reg [7:0] shift_reg;  //8位移位寄存器
    reg [2:0] state;      //状态机状态
    reg [7:0] data_reg;   //数据寄存器

    parameter IDLE = 3'd0; //空闲状态
    parameter SEND = 3'd1; //发送状态
    parameter READ = 3'd2; //读取状态

    always @(posedge clk or posedge rst) begin
        if (rst) begin
            state <= IDLE;
            shift_reg <= 8'h00;
            cs <= 1'b1;
            sclk <= 1'b0;
            mosi <= 1'b0;
        end else begin
            case (state)
                IDLE: begin
                    cs <= 1'b1;
                    sclk <= 1'b0;
                    mosi <= 1'b0;
                    if (data_in != 8'h00) begin
                        data_reg <= data_in;
                        state <= SEND;
                    end
                end
                SEND: begin
                    cs <= 1'b0;
                    mosi <= data_reg[7];
                    shift_reg <= {shift_reg[6:0], mosi};
                    sclk <= 1'b1;
                    if (shift_reg[7] == 1'b1) begin
                        state <= READ;
                    end else begin
                        data_reg <= {data_reg[6:0], 1'b0};
                    end
                end
                READ: begin
                    sclk <= 1'b0;
                    data_out <= shift_reg[6:0];
                    shift_reg <= {1'b0, shift_reg[7:1]};
                    if (shift_reg[0] == 1'b1) begin
                        state <= IDLE;
                    end else begin
                        state <= SEND;
                    end
                end
            endcase
        end
    end

endmodule

该代码实现了一个简单的SPI接口，包括发送和接收数据。在空闲状态下，片选信号为高电平，时钟信号为低电平，数据线为低电平。当有数据输入时，将其存储在数据寄存器中，并转换到发送状态。在发送状态下，片选信号为低电平，每个时钟周期将数据位移位并输出到MOSI线上。当8位数据发送完毕时，转换到读取状态。在读取状态下，每个时钟周期从MISO线上读取一个数据，并将其存储在移位寄存器中。当8位数据读取完毕时，转换回空闲状态。