比较三个输入的8位数，得到最大的存入big。Verilog

以下是比较三个8位整数并找到最大值的 Verilog 代码：

module max_of_three(
  input [7:0] a, b, c,
  output reg [7:0] big
);

always @(*) begin
  if (a >= b && a >= c) begin
    big = a;
  end else if (b >= a && b >= c) begin
    big = b;
  end else begin
    big = c;
  end
end

endmodule

在这个模块中，我们使用了一个 always @(*) 块来在输入 a，b 和 c 发生变化时计算最大值。比较操作符 && 用来比较 a，b 和 c 的大小，根据结果选择最大值。最后，我们将最大值输出到 big 端口上。请注意，我们使用了一个 8 位寄存器来存储最大值，因此我们将输出端口的位宽设置为 8。