1. 用32K×8位RAM芯片和64K×4位ROM芯片,设计256K×8位存储器。其中,从30000H到3FFFFH地址空间为只读存储区,其它为可读、可写存储区。完成存储器与CPU连接。 (1)需要ROM芯片和RAM芯片各多少片? (2)CPU数据线多少根?地址线多少根?其中片选地址多少根?ROM片内地址多少根?RAM片内地址多少根? (3)画出CPU与存储器的连接图。 (4)写出译码器每组的地址范围。(选做)
时间: 2023-12-30 09:05:35 浏览: 94
1. 需要4片32K×8位RAM芯片和4片64K×4位ROM芯片。
2. CPU数据线为8根,地址线为18根,其中RAM和ROM的片选地址线各需要2根。ROM片内地址线需要16根,RAM片内地址线需要15根。
3. 连接图如下所示:
```
+--------+
/CS0 -| |
/CS1 -| |
/CS2 -| |
/CS3 -| |
ADDR0-ADDR17-| CPU |
D0-D7-| |
| |
+--------+
| |
| |
| |
| |
+--------+
/CS0 -| |
/CS1 -| |
/CS2 -| ROM0 |
/CS3 -| |
ADDR0-ADDR15-| |
ADDR16-| |
D0-D3-| |
+--------+
| |
| |
| |
| |
+--------+
/CS0 -| |
/CS1 -| |
/CS2 -| ROM1 |
/CS3 -| |
ADDR0-ADDR15-| |
ADDR16-| |
D0-D3-| |
+--------+
| |
| |
| |
| |
+--------+
/CS0 -| |
/CS1 -| |
/CS2 -| ROM2 |
/CS3 -| |
ADDR0-ADDR15-| |
ADDR16-| |
D0-D3-| |
+--------+
| |
| |
| |
| |
+--------+
/CS0 -| |
/CS1 -| |
/CS2 -| ROM3 |
/CS3 -| |
ADDR0-ADDR15-| |
ADDR16-| |
D0-D3-| |
+--------+
| |
| |
| |
| |
+--------+
/CS0 -| |
/CS1 -| |
/CS2 -| RAM0 |
/CS3 -| |
ADDR0-ADDR14-| |
ADDR15-| |
D0-D7-| |
+--------+
| |
| |
| |
| |
+--------+
/CS0 -| |
/CS1 -| |
/CS2 -| RAM1 |
/CS3 -| |
ADDR0-ADDR14-| |
ADDR15-| |
D0-D7-| |
+--------+
| |
| |
| |
| |
+--------+
/CS0 -| |
/CS1 -| |
/CS2 -| RAM2 |
/CS3 -| |
ADDR0-ADDR14-| |
ADDR15-| |
D0-D7-| |
+--------+
| |
| |
| |
| |
+--------+
/CS0 -| |
/CS1 -| |
/CS2 -| RAM3 |
/CS3 -| |
ADDR0-ADDR14-| |
ADDR15-| |
D0-D7-| |
+--------+
```
4. 译码器每组的地址范围为:
- 第1组:30000H-3FFFFH
- 第2组:00000H-0FFFFH
- 第3组:10000H-1FFFFH
- 第4组:20000H-2FFFFH